新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于Virtex 4的雷達(dá)導(dǎo)引頭信號(hào)處理機(jī)的設(shè)計(jì)與實(shí)現(xiàn)

基于Virtex 4的雷達(dá)導(dǎo)引頭信號(hào)處理機(jī)的設(shè)計(jì)與實(shí)現(xiàn)

作者: 時(shí)間:2012-04-05 來(lái)源:網(wǎng)絡(luò) 收藏

(5)FPGA設(shè)計(jì)

FPGA要完成對(duì)A/D采樣數(shù)據(jù)的數(shù)據(jù)處理、D/A轉(zhuǎn)換的數(shù)據(jù)輸出、控制信號(hào)的產(chǎn)生、核心算法的實(shí)現(xiàn)、USB調(diào)試接口的數(shù)據(jù)輸入/輸出等,是整個(gè)系統(tǒng)設(shè)計(jì)的重要部分。根據(jù)系統(tǒng)需求分析,使用了Xilinx 4SX55。4 SX55含有512個(gè)DSP處理單元,具有強(qiáng)大的數(shù)據(jù)處理能力,能夠滿足本系統(tǒng)的信號(hào)處理需求。

(6)電源管理

本系統(tǒng)采用電源管理模塊將+12 V的外部電源進(jìn)行穩(wěn)壓并分成各種幅度的電壓供各個(gè)模塊單獨(dú)供電,滿足各個(gè)模塊對(duì)電壓的嚴(yán)格需求。其電源供電系統(tǒng)結(jié)構(gòu)如圖3所示。

40.gif

2.2 軟件設(shè)計(jì)

本文設(shè)計(jì)的雷達(dá)數(shù)字的軟件沒(méi)汁主要分為FPGA程序設(shè)計(jì)、系統(tǒng)驅(qū)動(dòng)設(shè)計(jì)和用戶軟件設(shè)計(jì)三個(gè)部分。FPGA程序是系統(tǒng)算法的核心,完成ADC的控制以及DBF算法等;系統(tǒng)驅(qū)動(dòng)設(shè)計(jì)和用戶軟件設(shè)計(jì)主要完成系統(tǒng)的人機(jī)交互功能,不是本文討論的重點(diǎn),此處只討論FPGA程序的設(shè)計(jì)。

FPGA程序主要完成信號(hào)處理算法。該程序利用Xilinx公司提供的System Generator工具,對(duì)數(shù)字信號(hào)處理的過(guò)程進(jìn)行建模和設(shè)計(jì)。Syst em Generator適于利用FPGA設(shè)計(jì)高性能數(shù)字信號(hào)處理系統(tǒng)。它利用業(yè)內(nèi)最先進(jìn)的FPGA開(kāi)發(fā)高度并行系統(tǒng)提供系統(tǒng)建模和從Simulink與Matlab自動(dòng)生成代碼的功能,System Generator整合了DSP系統(tǒng)的RTL、嵌入式、IP、Matlab和硬件元件DSP建模。它利用包含信號(hào)處理(如FIR濾波器、FFT)、糾錯(cuò)(如Viterbi解碼器、ReedSolomon編碼器/解碼器)、算法、存儲(chǔ)器(如FIFO,RAM,ROM)及數(shù)字邏輯功能的Xilinx模塊集,在Simulink內(nèi)構(gòu)建和調(diào)試高性能DSP系統(tǒng)。Xilinx模塊集提供的模塊可以使用戶導(dǎo)入Matlab功能(如創(chuàng)建控制電路)及HDL模塊,迅速完成復(fù)雜的數(shù)字信號(hào)處理算法設(shè)計(jì)。

一路回波信號(hào)經(jīng)A/D采集后的數(shù)字序列分別與兩個(gè)正交本振信號(hào)進(jìn)行相乘,完成正交變換,得到兩路I/Q信號(hào)。然后,通過(guò)數(shù)字低通濾波器實(shí)現(xiàn)數(shù)字混頻。本設(shè)計(jì)在這里選擇正弦和余弦兩個(gè)信號(hào)作為正交變換的本振信號(hào),無(wú)論從數(shù)學(xué)運(yùn)算上,還是具體實(shí)現(xiàn)上都能確保其正交性。設(shè)計(jì)中采用的是6單元均勻線陣天線,因此共得到12路I/Q信號(hào)。12路I/Q信號(hào)與加權(quán)因子相乘后進(jìn)行數(shù)字波束合成,得到兩路I/Q信號(hào),然后進(jìn)行信號(hào)疊加。疊加后的信號(hào)進(jìn)行相參積累,當(dāng)積累次數(shù)達(dá)到設(shè)置值時(shí),進(jìn)行FFT處理;否則,繼續(xù)信號(hào)采集過(guò)程。將FFT處理的結(jié)果和設(shè)置的門(mén)限相比較,如超過(guò)門(mén)限時(shí),觸動(dòng)啟動(dòng)信號(hào);否則,繼續(xù)信號(hào)采集過(guò)程。FPGA處理的流程如圖4所示。

41.gif

3 系統(tǒng)測(cè)試

在實(shí)際條件下,對(duì)數(shù)字中的DBF系統(tǒng)合成波束的天線方向圖進(jìn)行了測(cè)試,以檢驗(yàn)是否和理想條件下的天線方向網(wǎng)一致。具體步驟如下:

(1)測(cè)試環(huán)境:某研究所暗室。

(2)測(cè)試條件:6元15 mm接收天線成均勻直線陣排列、1元發(fā)射天線、雷達(dá)數(shù)字信號(hào)處理電路板、轉(zhuǎn)臺(tái)以及其他必要設(shè)備。

(3)測(cè)試方法:將6元接收天線放置在轉(zhuǎn)臺(tái)的0°刻度所在的直線上,測(cè)試的信號(hào)源放在轉(zhuǎn)臺(tái)前方,并在90°刻度的延長(zhǎng)線上。此時(shí)設(shè)定陣列天線所在的直線為x軸,法線方向?yàn)閥軸,轉(zhuǎn)臺(tái)中心為坐標(biāo)零點(diǎn)。轉(zhuǎn)動(dòng)轉(zhuǎn)臺(tái),使信號(hào)源與天線的夾角分別為90°,60°,20°,調(diào)整陣列天線權(quán)值,使主瓣方向指向信號(hào)源方向。調(diào)整完成后,測(cè)量并記錄三種情況下的天線方向圖。



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉