新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 基于Virtex 4的雷達導引頭信號處理機的設計與實現(xiàn)

基于Virtex 4的雷達導引頭信號處理機的設計與實現(xiàn)

作者: 時間:2012-04-05 來源:網(wǎng)絡 收藏

(4)測試結果:根據(jù)實測數(shù)據(jù)繪制的三種情況下的陣列天線方向圖如圖5~圖7所示。

42.gif

由圖可知:實測天線方向圖的包絡與理想條件下的天線方向圖基本一致,從而驗證了本設計中的數(shù)字基本達到理想波束合成對數(shù)字電路的性能要求。但是,由于接收天線元個數(shù)較少,在信號源與陣列天線之間的夾角較小時,接收天線的增益較小,導致DBF系統(tǒng)無法將主瓣完全調到目標角度上。

4 結語

本文提出了一種基于FPGA的雷達數(shù)字設計,接收機采用了脈沖多普勒、數(shù)字波束形成等主流雷達技術。本文對其硬件部分的主要模塊和FPGA處理流程進行了簡要介紹。暗室中測試出的接收機的方向圖與理論值基本一致,說明接收機達到了系統(tǒng)的需求。


上一頁 1 2 3 下一頁

評論


相關推薦

技術專區(qū)

關閉