新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的循環(huán)冗余校驗(yàn)實(shí)驗(yàn)系統(tǒng)的實(shí)現(xiàn)

基于FPGA的循環(huán)冗余校驗(yàn)實(shí)驗(yàn)系統(tǒng)的實(shí)現(xiàn)

作者: 時(shí)間:2012-03-26 來源:網(wǎng)絡(luò) 收藏

解碼部分的設(shè)計(jì)與編碼部分類似,不過更加簡(jiǎn)單,只需要將接收的CRC碼直接與發(fā)端相同的生成多項(xiàng)式相除,除盡表示沒有出現(xiàn)傳輸差錯(cuò),直接去掉校驗(yàn)位,就可以得到信息碼了。關(guān)鍵的部分代碼如下:
d.jpg
e.jpg

fpga相關(guān)文章:fpga是什么




評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉