新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 利用FFT IP Core實(shí)現(xiàn)FFT算法

利用FFT IP Core實(shí)現(xiàn)FFT算法

作者: 時(shí)間:2012-03-23 來源:網(wǎng)絡(luò) 收藏

3.3 求模運(yùn)算器

由于工程只要求求平方根,不涉及角度的計(jì)算,因此,CORDIC的角度計(jì)算部分沒有給出,但這并不會影響到幅度的計(jì)算。整個(gè)CORDIC采用全流水線結(jié)構(gòu),設(shè)計(jì)總共有16級流水線單元,各流水線單元結(jié)構(gòu)相似。CORDIC流水線結(jié)構(gòu)如圖3所示。

66.jpg
圖3 CORDIC流水線原理圖

該結(jié)果并不是最終結(jié)果,還要加一級幅度校正,以去除畸變因子的影響。

4 結(jié)束語

設(shè)計(jì)的輸入和輸出工作頻率相對較低,因而很容易滿足,關(guān)鍵是 的性能指標(biāo)。根據(jù)工程需要,輸入數(shù)據(jù)速率采用5MHz, 工作在40MHz,輸出轉(zhuǎn)換結(jié)果采用20MHz時(shí)鐘,在此條件下對設(shè)計(jì)進(jìn)行硬件測試,結(jié)果證明設(shè)計(jì)功能正確、工作穩(wěn)定、性能優(yōu)越。另外,經(jīng)軟件時(shí)序仿真可知, 最高工作頻率可達(dá)到117.52MHz,通過提高運(yùn)算時(shí)鐘,還可獲得更快的運(yùn)算能力。

設(shè)計(jì)選用Altera公司的FFT Core,成功地在FPGA中實(shí)現(xiàn)了兩路連續(xù)256點(diǎn)實(shí)數(shù)序列FFT的,其設(shè)計(jì)成本低、性能好,已經(jīng)成功地應(yīng)用到

雷達(dá)產(chǎn)品中。由于FFT Core的可塑性很強(qiáng),通過改動參數(shù)設(shè)置,就可輕易地使設(shè)計(jì)適應(yīng)于不同的產(chǎn)品。


上一頁 1 2 3 4 下一頁

關(guān)鍵詞: FFT Core IP 算法

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉