基于FPGA的VGA可移植模塊終極設(shè)計(jì)

作者：時(shí)間：2012-03-13 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

c) 場(chǎng)同步信號(hào)設(shè)計(jì)

同上。

d) 數(shù)據(jù)顯示坐標(biāo)以及輸出設(shè)計(jì)

//------------------------------------------

assign vga_xpos = (hcnt H_DISP) ? hcnt[9:0]+1'b1 : 10'd0;

assign vga_ypos = (vcnt V_DISP) ? vcnt[9:0]+1'b1 : 10'd0;

assign vga_rgb = ((hcnt H_DISP) (vcnt V_DISP)) ? vga_data : 16'd0;

這部分很容易理解，在顯示期坐標(biāo)根據(jù)顯示的掃描而改變，在非顯示期，坐標(biāo)置零。

（2）Vga_display.v代碼分析

a) 標(biāo)準(zhǔn)色彩定義

//define colors RGB--5|6|5

localparam RED = 16'hF800;

localparam GREEN = 16'h07E0;

localparam BLUE = 16'h001F;

localparam WHITE = 16'hFFFF;

localparam BLACK = 16'h0000;

localparam YELLOW = 16'hFFE0;

localparam CYAN = 16'hF81F;

localparam ROYAL = 16'h07FF;

定義當(dāng)?shù)氐膮?shù)，目的是為了后續(xù)標(biāo)準(zhǔn)色彩調(diào)用的方便，沒(méi)有其他作用。

b) 根據(jù)固定區(qū)域輸出數(shù)據(jù)

always@(posedge clk or negedge rst_n)

begin

if(!rst_n)

vga_data = 16'h0;

else

begin

if (vga_xpos >= 0 vga_xpos (H_DISP/3))

vga_data = RED;

else if(vga_xpos >= (H_DISP>>3)*1 vga_xpos (H_DISP/3)*2)

vga_data = GREEN;

else

vga_data = BLUE;

end

如上代碼，根據(jù)xpos坐標(biāo)，來(lái)輸出固定色彩。由于vga_driver模塊已經(jīng)完全設(shè)計(jì)好接口，因此vga_display.v模塊就是簡(jiǎn)單的根據(jù)區(qū)域，輸出設(shè)計(jì)的顏色。

（3） Vga_ctrl.v代碼分析

a) 同步化解析

略。

b) 可控鎖相環(huán)PLL設(shè)計(jì)

本來(lái)可空鎖相環(huán)PLL設(shè)計(jì)，Bingo想單獨(dú)成章來(lái)講述的，但覺(jué)得可能別的地方實(shí)際應(yīng)用價(jià)值不是很大，最后便在此處闡明這樣設(shè)計(jì)的原因。

由于VGA不同分辨率的掃描時(shí)鐘不同，因此分辨率變化的時(shí)候，PLL的輸出時(shí)鐘是必要跟隨著變化。但是Bingo覺(jué)得好麻煩，于是想了偷懶的一招：PLL IP定義，無(wú)非是用Quartus II GUI對(duì)PLL參數(shù)的設(shè)定，最后生成pll.v這個(gè)文件。而這個(gè)文件相當(dāng)于是鎖相環(huán)的驅(qū)動(dòng)電路，故勢(shì)必包含著參數(shù)的定義。實(shí)際如下：

altpll_component.clk0_divide_by = 1,

altpll_component.clk0_duty_cycle = 50,

altpll_component.clk0_multiply_by = 1,

如上圖所示，每次修改參數(shù)，這三個(gè)變量會(huì)相應(yīng)的發(fā)生變化。因此，何不把這三個(gè)參數(shù)作為例化的參數(shù)，可以再頂層直接修改代碼來(lái)實(shí)現(xiàn)固定頻率的輸出？這樣豈不是很方便？

因此設(shè)計(jì)參數(shù)例化接口如下：

parameter DUTY_CYCLE = 50,

parameter DIVIDE_DATA = 1,

parameter MULTIPLY_DATA = 1

)

理論上是完全行得通的，這樣設(shè)計(jì)的另一個(gè)好處就是電路的封裝性更好Bingo實(shí)踐證明，完全可行，因此在此處說(shuō)明，要學(xué)會(huì)正確的偷懶呵呵。

（4）Vga_design.v頂層文件代碼解析

a) Vga接口定義