基于FPGA的VGA可移植模塊終極設計

一、VGA的誘惑

首先，VGA的驅(qū)動，這事，一般的單片機是辦不到的；由于FPGA的速度，以及并行的優(yōu)勢，加上可現(xiàn)場配置的優(yōu)勢，VGA的配置，只有俺們FPGA可以勝任，也只有FPGA可以隨心所欲地配置（當然ARM也可以，應用比較高吧）。

初學者就是喜歡看炫的效果，往往會忍不住想玩。尤其玩FPGA的，沒玩VGA就感到跟單片機沒啥提升，因此VGA的驅(qū)動也不得不講。Bingo當年也是如此。擋不住VGA的誘惑，初學者問Bingo VGA問題的人也是灰常的多，也許一般教科書理論太強，實際應用不是很身后，在此Bingo用淺顯易懂的語言來講述VGA的驅(qū)動原理，以及通過設計一個可移植模塊的應用來講述。

二、VGA驅(qū)動原理

此處Bingo不參考任何資料，用當年已學的知識，用淺顯易懂的語言講述。

2、VGA時序

VGA其實就是相當于一塊芯片，跟單片機驅(qū)動IC一樣，滿足一定的時序，便能驅(qū)動起來。

（1）掃描軌跡

VGA的掃描其實很簡單，大致軌跡如下所示：

沒掃描完一行，從新開始下一行；每掃完一場，重新開始下一場。相信你應該看的懂。

（2）行場掃描

以下是行掃描，場掃描HS，VS時序圖

如上如所示：VGA一直在掃描，沒一場的掃描包括了若干行掃描，如此循環(huán)。

（3）VS時序深入分析

VS時序如下所示：

可見時序的循環(huán)，可被劃分為a，b，c，d4個時期。這四個時期定義如下：

A~B：場消隱期 即同步，相當于還原掃描坐標吧

B~C：場消隱后肩 相當于準備開始掃描吧

C~D：場顯示期 掃描中，數(shù)據(jù)有效區(qū)域

D~E：場消隱前肩 完成掃描，相當于準備同步

（4）HS時序深入分析

可見時序的循環(huán)，可被劃分為a，b，c，d4個時期。這四個時期定義如下：

A~B：行消隱期 即同步，相當于還原掃描坐標吧

B~C：行消隱后肩 相當于準備開始掃描吧

C~D：行顯示期 掃描中，數(shù)據(jù)有效區(qū)域

D~E：行消隱前肩 完成掃描，相當于準備同步

綜上描述，我們只要知道每個時期的時間，便可以表示出VGA的時序。而FPGA的工作是由固定頻率的時鐘觸發(fā)的，因此某固定時間可以用n次觸發(fā)來表示。因此我們很容易就想到了FPGA常用的計數(shù)方法：比如說行掃描，我們計數(shù)0~H_total-1。用另一個進程將其劃分為4個時期，安標注分配。其實這相當于狀態(tài)機。

以下是固定分辨率1024*768 60fps下HS,VS的標準：