一種浮點(diǎn)反正切函數(shù)的FPGA設(shè)計(jì)和實(shí)現(xiàn)

快速精確的反正弦函數(shù)運(yùn)算在現(xiàn)代工程中應(yīng)用廣泛。為了提高反正弦函數(shù)的精度和計(jì)算能力， 研究了基于CORD IC算法的反正弦函數(shù)運(yùn)算器的FPGA 實(shí)現(xiàn)， 并通過(guò)改進(jìn)算法減小了誤差， 使誤差精度達(dá)到10--4 數(shù)量級(jí)。并在X ilinx 的XC5VSX50T芯片上驗(yàn)證， 結(jié)果表明該運(yùn)算器的數(shù)據(jù)處理速度快， 精度較高， 適用于高速大數(shù)據(jù)量的數(shù)據(jù)信號(hào)處理領(lǐng)域。

在數(shù)字信號(hào)處理領(lǐng)域， 高速高精度的反正弦函數(shù)發(fā)生器有著廣泛的應(yīng)用。目前在FPGA 上實(shí)現(xiàn)反正弦函數(shù)運(yùn)算器采用的主要方法是查找表法和泰勒公式展開(kāi)法。查找表法所需要的存儲(chǔ)單元隨著精度的增加或輸入值范圍的增大而成指數(shù)增加； 泰勒公式展開(kāi)法將函數(shù)簡(jiǎn)化成一系列的乘法和加法運(yùn)算，但是在FPGA 上實(shí)現(xiàn)乘法運(yùn)算既耗時(shí)又占用大量資源。本文設(shè)計(jì)了基于CORDIC算法的反正切函數(shù)計(jì)算模塊，并且根據(jù)IEEE-754單精度浮點(diǎn)數(shù)據(jù)格式對(duì)輸入輸出數(shù)據(jù)進(jìn)行處理，實(shí)現(xiàn)了高精度的浮點(diǎn)反正切函數(shù)的計(jì)算。

1 反正切函數(shù)實(shí)現(xiàn)原理

CORDIC（Coordinate RotatiON Digital Computer）算法即坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算方法，是J.D.Volder1于1959年首次提出，主要用于三角函數(shù)、雙曲線(xiàn)、指數(shù)、對(duì)數(shù)的計(jì)算。該算法通過(guò)基本的加和移位運(yùn)算代替乘法運(yùn)算，使得矢量的旋轉(zhuǎn)和定向的計(jì)算不再需要三角函數(shù)、乘法、開(kāi)方、反三角、指數(shù)等函數(shù)。

CORDIC算法有旋轉(zhuǎn)模式和向量模式兩種計(jì)算模式。旋轉(zhuǎn)模式可以用來(lái)計(jì)算一個(gè)輸入角的正弦、余弦，向量模式可以計(jì)算給定向量的角度和長(zhǎng)度。

CORDIC算法的基本迭代公式為：

從上式可以看出，CORDIC算法在向量模式可以計(jì)算出給定向量（X,Y）的長(zhǎng)度和角度，即從平面坐標(biāo)到極坐標(biāo)的變換。

2 數(shù)據(jù)格式轉(zhuǎn)換接口模塊

本文設(shè)計(jì)的反正切函數(shù)硬件模塊輸入為IEEE-754單精度浮點(diǎn)數(shù)據(jù)，而模塊內(nèi)部迭代使用的是定點(diǎn)整型數(shù)據(jù)，因此需要進(jìn)行轉(zhuǎn)換。

在圖1的輸入數(shù)據(jù)轉(zhuǎn)換接口示意圖中，X、Y為輸入的IEEE-754浮點(diǎn)數(shù)據(jù)格式，輸入范圍是（-∞，+∞），經(jīng)過(guò)接口模塊轉(zhuǎn)換為整型定點(diǎn)數(shù)據(jù)Xn、Yn,其表示范圍是[-1 +1].

矢量（X,Y）在平面坐標(biāo)系中的角度為arctan（Y/X），它只與Y和X的比值有關(guān)，與Y和X的實(shí)際長(zhǎng)度無(wú)關(guān)。用這個(gè)性質(zhì)可以以X和Y中絕對(duì)值最大的值作為歸一化數(shù)值，將X和Y的范圍重新映射在[-1 +1]之間，實(shí)現(xiàn)（X,Y）到（Xn,Yn）的轉(zhuǎn)換。

計(jì)算結(jié)束后輸出結(jié)果Z.Z是32位定點(diǎn)整型數(shù)據(jù)，且232被定義為2π，將其規(guī)格化為IEEE-754格式的過(guò)程如圖2所示。在對(duì)Z進(jìn)行規(guī)格化之前，需要進(jìn)行前導(dǎo)零檢測(cè)，以確定規(guī)格化時(shí)尾數(shù)左移的位數(shù)和指數(shù)位的大小，前導(dǎo)零的檢測(cè)硬件上可以用casex語(yǔ)句實(shí)現(xiàn)。

3 整體設(shè)計(jì)以及仿真綜合

浮點(diǎn)反正切函數(shù)的硬件結(jié)構(gòu)包括了三個(gè)主要部分，即浮點(diǎn)數(shù)據(jù)格式轉(zhuǎn)換接口模塊、CORDIC內(nèi)核計(jì)算模塊和浮點(diǎn)輸出數(shù)據(jù)轉(zhuǎn)換接口模塊，如圖3所示。

采用QUARTus II對(duì)設(shè)計(jì)進(jìn)行FPGA綜合，F(xiàn)PGA芯片選擇EP2C70F896C6,硬件環(huán)境為Altera公司的DE2-70平臺(tái)，總共需要1 522個(gè)邏輯單元，占用芯片資源的2%,最高工作頻率為100 MHz.

4 Nios II中反正切函數(shù)的自定義指令實(shí)現(xiàn)

反正切函數(shù)與Nios II CPU的接口采用multi-cycle cuSTom instruction,dataa和datab為輸入數(shù)據(jù)，result為結(jié)果輸出，要從C語(yǔ)言中直接調(diào)用自定義指令，需要一個(gè)宏定義接口?？梢栽趕ystem.h文件中找到自定義指令的宏定義，如：
#define ALT_CI_CORDIC_ATAN2_N 0x00000000
#define ALT_CI_CORDIC_ATAN2（A,B） __builtin_custom_inii
（ALT_CI_CORDIC_ATAN2_N,（A），（B））

為了正確調(diào)用自定義指令，在主程序中重新做以下宏定義：
#define ATAN2（A,B） __builtin_custom_fnff（ALT_CI_CORDIC_ATAN2_N,（A），（B））

與system.h文件中系統(tǒng)自動(dòng)生成的宏定義不同之處在于將宏定義的接口說(shuō)明由__builtin_custom_inii改為了__builtin_custom_fnff.系統(tǒng)自動(dòng)生成的宏定義默認(rèn)輸入輸出皆為整型數(shù)據(jù)，改為_(kāi)_builtin_custom_fnff就是通知系統(tǒng)這是一條輸入輸出都是單精度浮點(diǎn)數(shù)據(jù)類(lèi)型的用戶(hù)自定義指令。這樣由CPU調(diào)用時(shí)就不會(huì)出現(xiàn)數(shù)據(jù)類(lèi)型不匹配的錯(cuò)誤。

通過(guò)在Nios II CPU中加入的JTAG_UART模塊，可以從調(diào)試終端窗口中獲得運(yùn)行結(jié)果。硬件IP核平均計(jì)算用時(shí)73個(gè)周期，而軟件計(jì)算平均用時(shí)21 000個(gè)周期，計(jì)算速度提升300倍以上。此時(shí)CPU工作頻率為100 MHz,且配置為最高性能，浮點(diǎn)反正切函數(shù)硬件模塊僅工作在50 MHz.浮點(diǎn)反正切函數(shù)硬件模塊的計(jì)算精度完全可以滿(mǎn)足單精度浮點(diǎn)數(shù)據(jù)的要求，計(jì)算誤差小于10e-6,因此可以用于對(duì)精度和速度都要求很高的各種信號(hào)處理領(lǐng)域。

利用CORD IC算法將反正弦函數(shù)轉(zhuǎn)換為加法和移位運(yùn)算， 降低了復(fù)雜度， 容易在硬件上實(shí)現(xiàn)。本文探討了基于CORDIC 算法的反正弦函數(shù)的硬件實(shí)現(xiàn)， 實(shí)現(xiàn)過(guò)程采用流水線(xiàn)結(jié)構(gòu)， 具有速度快、實(shí)現(xiàn)簡(jiǎn)單、精度高等優(yōu)點(diǎn)。仿真結(jié)果和實(shí)驗(yàn)結(jié)果表明該運(yùn)算器的輸出誤差為10- 4數(shù)量級(jí)， 時(shí)鐘可達(dá)到150MH z, 具有較高的精度和運(yùn)行速度， 因此具有十分重要的工程研究和應(yīng)用意義。