新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 端接電路的串擾分析

端接電路的串擾分析

作者: 時間:2011-12-26 來源:網(wǎng)絡 收藏

圖6.16中,相鄰的會在電路走線之間交叉耦合信號能量。這種交叉耦合比通常發(fā)生在相鄰傳輸線之間的串擾更嚴重。

本文引用地址:http://butianyuan.cn/article/190874.htm

本文將提供接交叉耦合的實際測量結果,同時給出了一些預測串擾的提示。

端接中的串擾同時來自互感耦合和互容耦合。感性耦合通常比較大,總耦合是感性部分和容性部分的總和,這兩部分都與輸入信號的導數(shù)成正比。我們的目的是找到一個總耦合系數(shù),而不關心安到底是磁場還是電場的耦合。

其中:噪聲電壓=耦合到走線2的峰值串擾
K=交叉耦合系數(shù)
R=阻抗,Ω
△V=驅動信號階躍幅度,V
T10~90%=驅動信號上升時間,S

1、相鄰實芯電阻的串擾

端接電阻相鄰插裝的感性耦合通常依照上式的規(guī)則。我們可以用這個近似式來方便地估算串擾系數(shù):

其中,Y=兩個插孔之間電阻的長度,IN
H=到地平面的中心線的高度,IN
W=電阻中心線之間的間距,IN
K=串擾耦合系數(shù)

圖6.17繪出K的測量值和計算值,測量值是從一個實際例子中測量出的真實串擾,然后采用式()推算出K值,計算值是從上式得出的,采用與實際例子中相同的長度和高度,但間距不同。


上一頁 1 2 下一頁

評論


技術專區(qū)

關閉