基于FPGA的高速自適應(yīng)格型濾波器的實現(xiàn)
加入技術(shù)交流群
2 改進型RD-GALJP算法
由于GALJP的算法相對復雜，正常情況下的硬件實現(xiàn)不能達到高速信號處理的要求。在此，結(jié)合馳豫超前流水線技術(shù)和時序重構(gòu)技術(shù)對算法進行優(yōu)化改進，以便在對濾波性能沒有很大影響的情況下能有效地切割關(guān)鍵路徑，提高系統(tǒng)運行頻率。
2．1 馳豫超前流水線優(yōu)化
流水線技術(shù)是構(gòu)造高速運行系統(tǒng)的一種實用技術(shù)。在硬件實現(xiàn)中，通過插入流水寄存器，可以斬斷系統(tǒng)關(guān)鍵路徑的長度，提高系統(tǒng)的運行頻率。單向前饋割集表示能夠斬斷同向信號流，使系統(tǒng)成為完全不相連兩個部分的分割形式。本文對于單向前饋割集路徑插入一級流水寄存器，這里會使輸出增加一個時鐘滯后，但可以在不影響系統(tǒng)算法性能的情況下切割路徑，提高系統(tǒng)頻率。
馳豫技術(shù)也是一種可以構(gòu)造實現(xiàn)流水線的方式，它通過近似的方式改變算法，在系統(tǒng)可以良好穩(wěn)定運行的情況下得到適合流水實現(xiàn)的拓撲結(jié)構(gòu)。對于GALJP算法，考慮到其中有多個環(huán)路迭代計算，無法使用前饋割集插入流水線的方式改進。對此，通過馳豫超前技術(shù)，提出的改進部分如下，對于格型預測器有：
式中：m=2，3，…，M+1，對于格型預測器，由于反射系數(shù)Km收斂迅速，所以在收斂后由于Km基本不變，故等式(8)，式(9)是合理的。穩(wěn)態(tài)性能則基本不變。
考慮收斂時段的式(10)，令：
當系統(tǒng)處于收斂時段，恰當選取較小的β值時，式(15)的遞推也是合理的，對比改變前的式(14)，只是更新部分數(shù)值變大。這里可以看到，對于反射系數(shù)的馳豫，其算法收斂步長的區(qū)間將變得相對嚴格。類似的，對于期望響應(yīng)估計器，對bm和Wm的馳豫變換在恰當選取稍小的μ的情況下也是合理的，同樣的，會造成步長收斂區(qū)間變得相對狹窄。觀察改進后的拓撲結(jié)構(gòu)，對于期望響應(yīng)估計器，改進后的誤差更新和權(quán)系數(shù)更新可以同時流水進行，提高了模塊速度，對于格型預測器，雖然改進方案沒有使其能夠流水線化，不能實質(zhì)地提高系統(tǒng)頻率，但是提供了馳豫寄存器，為后續(xù)優(yōu)化做了準備。在這里，馳豫寄存器m1，m2的個數(shù)需要根據(jù)要求仔細選取。
2．2 時序重構(gòu)優(yōu)化
時序重構(gòu)又稱重定時，是一種在保持系統(tǒng)功能不變的前提下，改變系統(tǒng)的延遲數(shù)目和分布的方法。它在同步電路中有許多應(yīng)用，如縮短系統(tǒng)時鐘周期，減少系統(tǒng)寄存器數(shù)目，降低系統(tǒng)的功耗和邏輯綜合的規(guī)模。對于時序不變系統(tǒng)，通過時序重構(gòu)技術(shù)，可以在不改變算法功能的情況下，有效地切割關(guān)鍵路徑，從而提高系統(tǒng)工作頻率。時序重構(gòu)的映射等式定義為：
式中：Wr(e)表示重構(gòu)映射后的路徑e的延時；W(e)表示重構(gòu)映射前的路徑e的延時；r(V)表示路徑e的前端處理單元V的重構(gòu)參數(shù)；r(U)代表路徑e的后端處理單元U的重構(gòu)參數(shù)。通過合理地選取重構(gòu)映射參數(shù)，可以得到合法的重構(gòu)映射結(jié)構(gòu)。
環(huán)路邊界的定義為t1／wl，其中tl是環(huán)路l的運算時間；wl是環(huán)路l的延遲數(shù)目；迭代邊界是環(huán)路結(jié)構(gòu)的環(huán)路邊界的最大值，定義為
，迭代邊界反映了一個反饋算法環(huán)路部分通過時序重構(gòu)技術(shù)能達到的極限關(guān)鍵路徑的大小。在此認為加法器和乘法器都是一個處理時間，考慮期望響應(yīng)估計器模塊的環(huán)路部分，如圖2所示。本文引用地址：http://butianyuan.cn/article/191001.htm
根據(jù)定義可以知道，迭代邊界為4／(1+m2)，使其迭代邊界最小化，等于1，得到馳豫寄存器的數(shù)目m2=3。采用時序重構(gòu)映射，根據(jù)式(16)得到重構(gòu)后的算法結(jié)構(gòu)，重構(gòu)參數(shù)及重構(gòu)結(jié)果如圖3所示。
評論