AMIS模擬陣列工藝將標準電路模塊與定制互聯(lián)層相結(jié)合減少成本及開發(fā)時間

       AMI Semiconductor宣布，采用新的模擬陣列法已使其生產(chǎn)能力得到進一步提升。這種方法是將經(jīng)驗證的電路模塊與定制互聯(lián)層相結(jié)合，從而在很短的研制周期內(nèi)以低NRE生產(chǎn)出完善的ASIC，集模擬和數(shù)字電路于一體。

         模擬陣列為工業(yè)、醫(yī)療和消費者市場上的應(yīng)用提供靈活、快速的上市時間解決方案。應(yīng)用實例包括安全感應(yīng)、識別、感光及電池管理等工業(yè)應(yīng)用，還有血糖儀、血液分析儀和傳感器接口等醫(yī)療設(shè)備。

        多種多樣經(jīng)驗證的設(shè)計塊一起構(gòu)建出某種陣列，以滿足客戶的特殊應(yīng)用，其中包括放大器、比較器、模數(shù)數(shù)模轉(zhuǎn)換器、EEPROM、溫度傳感器、振蕩器、電壓參考等等。

         AMIS可以從50多種不同尺寸、不同配置和不同技術(shù)的精品陣列中，為每款設(shè)計選取最適合的通用結(jié)構(gòu)。AMIS的工程師們也可以按照需要開發(fā)新的陣列。互聯(lián)層設(shè)計過程中進行的  
陣列結(jié)構(gòu)定制，縮短了設(shè)計流程時間，并大大降低了成本。

         理論設(shè)計完成后，要用配套部件將其制成電路面包板原型，以證實該設(shè)計與客戶性能規(guī)范精確吻合。這個階段過后，將會進入到硅片設(shè)計環(huán)節(jié)，需要高度的自信才能開始該操作過程。

         由于只有互聯(lián)層需要掩模加工，所以能最大限度地減少從電路測試板轉(zhuǎn)到硅片設(shè)計所需的成本和時間。如果性能規(guī)范發(fā)生變更，必須進行設(shè)計返工時，模擬陣列工藝只需大約6星期周轉(zhuǎn)時間即可完成，相對于傳統(tǒng)的混合信號ASIC所需的12至18個月而言要快得多。

         在模擬陣列器件的晶圓及封裝測試方面，AMIS具備內(nèi)部生產(chǎn)能力。其定制測試程序也可以被進一步開發(fā)，用以滿足個別客戶的特殊應(yīng)用需求。