基于FPGA的SPI總線在軟件接收機上的應(yīng)用

摘要：在軟件接收機的研究中，為了實現(xiàn)在GPS或者北斗模式下基帶對射頻前端數(shù)據(jù)的采集，在Altera公司的CycloneⅢ系列FPGA器件上采用VERILOG語言編寫了SPI總線協(xié)議，完成了對射頻前端芯片GPS／北斗兩種工作模式的切換，使基帶可以隨時獲得兩種模式下的數(shù)據(jù)。通過驗證，采集來的數(shù)據(jù)與期望的結(jié)果一致。同時為工程設(shè)計提供了一種原型，也為進一步的工程開發(fā)奠定了基礎(chǔ)。
關(guān)鍵詞：SPI總線協(xié)議；FPGA；射頻前端；基帶

隨著現(xiàn)代技術(shù)的發(fā)展，SPI接口總線已經(jīng)成為了一種標(biāo)準(zhǔn)的接口，由于協(xié)議實現(xiàn)簡單，并且I／O資源占用少，為此SPI總線的應(yīng)用十分廣泛。目前，SPI接口的軟件擴展方法雖然簡單方便，但若用來通信，則速度受到限制。因此，我們采用ALTERA公司的FPGA器件設(shè)計SPI總線的通信接口，該總線接口具有高速、配置靈活等優(yōu)點，大大地縮短了系統(tǒng)的開發(fā)周期。

1 SPI總線原理
1．1 SPI總線協(xié)議簡介
SPI總線是一種全雙工同步串行接口，能夠?qū)崿F(xiàn)微控制器與外設(shè)通信。它采用主從模式架構(gòu)，支持多slave模式應(yīng)用，并且只占用芯片上四個管腳，節(jié)省了芯片的引腳。
1．2 SPI總線接口
SPI是一個環(huán)形總線結(jié)構(gòu)，通常有4條線：串行時鐘(SCK)線、主機輸入／從機輸出(MISO)數(shù)據(jù)線，主機輸出／從機輸入(MOSI)數(shù)據(jù)線和低電平有效的從機選擇線(CS)。
SPI總線在與外設(shè)進行數(shù)據(jù)交換時，可根據(jù)外設(shè)的工作要求，配置SCK的相位和極性，從而產(chǎn)生不同的數(shù)據(jù)格式。如果時鐘相位CPFIA=0，數(shù)據(jù)在時鐘脈沖的前沿被采樣；如果時鐘相位CPHA=1，數(shù)據(jù)在時鐘脈沖的后沿被采樣。如果時鐘的極性CPOL=0，串行數(shù)據(jù)的移位操作由時鐘的正脈沖觸發(fā)；如果時鐘的極性CPOL=1，串行數(shù)據(jù)的移位操作由時鐘的負(fù)脈沖觸發(fā)。因此，SPI主模塊和從模塊的時鐘相位和極性應(yīng)該一致。

2 開發(fā)平臺介紹
本文主要介紹在FPGA中實現(xiàn)基帶對射頻前端數(shù)據(jù)的采集，通過SPI總線實現(xiàn)對射頻前端模式的轉(zhuǎn)換。當(dāng)射頻前端被配置為GPS模式時，采集到的數(shù)據(jù)來自GPS衛(wèi)星；當(dāng)被配置為北斗模式時，采集到的數(shù)據(jù)來自北斗衛(wèi)星。本文選用的芯片為杭州中科微有限公司HZG09V2D和ALTERA公司Cyclone III系列中的EP3C40Q240C8。接口之問的連接關(guān)系如圖1所示。

HZG09V2D是杭州中科微有限公司的一款射頻芯片，它是一款工作在L1頻段的多模式衛(wèi)星導(dǎo)航射頻前端接收芯片，可支持L1頻段中國北斗二代、美國GPS、俄羅斯GLONASS、歐洲伽利略等多個導(dǎo)航系統(tǒng)。
EP3C40Q240C8是Altera公司CycloneⅢ系列中的一款FPGA芯片，它前所未有地同時實現(xiàn)了低功耗、低成本和高性能。其中CycloneⅢFPGA在布局上提供豐富的存儲器和乘法器資源，并且所有體系結(jié)構(gòu)都含有非常高效的互聯(lián)。

3 FPGA實現(xiàn)與調(diào)試結(jié)果
3．1 實現(xiàn)步驟
首先使用ModelSim SE 6．2對所編寫的Verilog代碼進行編譯仿真，從而得到對功能的驗證。再用QuartusⅡ軟件進行編譯后，將生成的編程文件．sof文件通過JTAG下載到Altera公司CycloneⅢ系列EP3C40Q240C8運行，在數(shù)字示波器的輔助分析下都得到了正確的結(jié)果。