新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > PCB阻抗控制技術(shù)

PCB阻抗控制技術(shù)

作者: 時(shí)間:2011-05-11 來源:網(wǎng)絡(luò) 收藏
半固化片:

本文引用地址:http://butianyuan.cn/article/191209.htm

  規(guī)格(原始厚度)有7628(0.185mm),2116(0.105mm),1080(0.075mm),3313(0.095mm ),實(shí)際壓制完成后的厚度通常會(huì)比原始值小10-15um左右。同一個(gè)浸潤層最多可以使用3個(gè)半固化片,而且3個(gè)半固化片的厚度不能都相同,最少可以只用一個(gè)半固化片,但有的廠家要求必須至少使用兩個(gè)。如果半固化片的厚度不夠,可以把芯板兩面的銅箔蝕刻掉,再在兩面用半固化片粘連,這樣可以實(shí)現(xiàn)較厚的浸潤層。

  阻焊層:

  銅箔上面的阻焊層厚度C2≈8-10um,表面無銅箔區(qū)域的阻焊層厚度C1根據(jù)表面銅厚的不同而不同,當(dāng)表面銅厚為45um時(shí)C1≈13-15um,當(dāng)表面銅厚為70um時(shí)C1≈17-18um。

  導(dǎo)線橫截面:

  以前我一直以為導(dǎo)線的橫截面是一個(gè)矩形,但實(shí)際上卻是一個(gè)梯形。以TOP層為例,當(dāng)銅箔厚度為1OZ時(shí),梯形的上底邊比下底邊短1MIL。比如線寬5MIL,那么其上底邊約4MIL,下底邊5MIL。上下底邊的差異和銅厚有關(guān),下表是不同情況下梯形上下底的關(guān)系。

  

  介電常數(shù):半固化片的介電常數(shù)與厚度有關(guān),下表為不同型號(hào)的半固化片厚度和介電常數(shù)參數(shù):

  

  板材的介電常數(shù)與其所用的樹脂材料有關(guān),F(xiàn)R4板材其介電常數(shù)為4.2—4.7,并且隨著頻率的增加會(huì)減小。

  介質(zhì)損耗因數(shù):電介質(zhì)材料在交變電場(chǎng)作用下,由于發(fā)熱而消耗的能量稱之謂介質(zhì)損耗,通常以介質(zhì)損耗因數(shù)tanδ表示。S1141A的典型值為0.015。

  能確保加工的最小線寬和線距:4mil/4mil

  計(jì)算的工具簡介:

  當(dāng)我們了解了多層板的結(jié)構(gòu)并掌握了所需要的參數(shù)后,就可以通過EDA軟件來計(jì)算??梢允褂肁llegro來計(jì)算,但這里我向大家推薦另一個(gè)工具Polar SI9000,這是一個(gè)很好的計(jì)算特征的工具,現(xiàn)在很多印制板廠都在用這個(gè)軟件。

  無論是差分線還是單端線,當(dāng)計(jì)算內(nèi)層信號(hào)的特征阻抗時(shí),你會(huì)發(fā)現(xiàn)Polar SI9000的計(jì)算結(jié)果與Allegro僅存在著微小的差距,這跟一些細(xì)節(jié)上的處理有關(guān),比如說導(dǎo)線橫截面的形狀。但如果是計(jì)算表層信號(hào)的特征阻抗,我建議你選擇Coated模型,而不是Surface模型,因?yàn)檫@類模型考慮了阻焊層的存在,所以結(jié)果會(huì)更準(zhǔn)確。下圖是用Polar SI9000計(jì)算在考慮阻焊層的情況下表層差分線阻抗的部分截圖:

  

  由于阻焊層的厚度不易控制,所以也可以根據(jù)板廠的建議,使用一個(gè)近似的辦法:在Surface模型計(jì)算的結(jié)果上減去一個(gè)特定的值,我建議差分阻抗減去8歐姆,單端阻抗減去2歐姆。


上一頁 1 2 下一頁

關(guān)鍵詞: PCB 阻抗 控制技術(shù)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉