基于FPGA的帶CRC校驗的異步串口通信

摘要：由于FPGA具有速度快，效率高，靈活穩(wěn)定，集成度高等優(yōu)點，所以為了提高串口通信的速度和效率，在串行通信中采用FPGA來實現(xiàn)串口通信是十分必要的。由于通信傳輸?shù)牟淮_定性以及干擾等原因，串行通信經(jīng)常會出現(xiàn)異常情況。然而，在串行通信中添加CRC校驗，可以提高通信的可靠性。采用Verilog HDL設(shè)計的一個帶CRC校驗的串口通信程序，對其下栽到FPGA芯片中進(jìn)行實驗驗證，得到的結(jié)論是用FPGA進(jìn)行串口通信，可大大提高通信的速度和效率，且CRC校驗確保了通信的準(zhǔn)確性及卡可靠性。
關(guān)鍵詞：Verilog HDL；串口通信；FPGA；CRC檢驗

O 引言
現(xiàn)場可編程門陣列(field programmable gate array，F(xiàn)PGA)在數(shù)字電路設(shè)計中已經(jīng)被廣泛使用。這種設(shè)計方式可以將以前需要多塊集成芯片的電路設(shè)計到一塊大模塊可編程邏輯器件中，大大減少了電路板的尺寸，增強(qiáng)了系統(tǒng)的可靠性和設(shè)計的靈活性。本文詳細(xì)介紹了已在實際項目中應(yīng)用的基于FPGA的串口通信設(shè)計。硬件描述語言(hardware description language，HDL)是一種用形式化方法來描述數(shù)字電路和設(shè)計數(shù)字邏輯系統(tǒng)的語言。數(shù)字邏輯電路設(shè)計者可以利用這種語言來描述自己的設(shè)計思想，然后利用電子設(shè)計自化(EDA)工具進(jìn)行仿真，再自動綜合到門級電路，然后用ASIC或Soft-Core實現(xiàn)其功能。Verilog HDL是硬件描述語言的一種，用于數(shù)字電子系統(tǒng)設(shè)計。串口通信是指在一個時間內(nèi)傳輸1位數(shù)字?jǐn)?shù)據(jù)。從19世紀(jì)的二進(jìn)位電報編碼，發(fā)展到現(xiàn)在的RS 232(EIA 232)，主要用于連接終端和大型主機(jī)。串口通信在過去的40年里，大大推動了通信技術(shù)的發(fā)展。通信協(xié)議是指通信雙方的一種約定。約定包括對數(shù)據(jù)格式、同步方式、傳送速度、傳送步驟、檢糾錯方式以及控制字符定義等問題做出統(tǒng)一規(guī)定，通信雙方必須共同遵守。因此，也叫通信控制規(guī)程，或稱傳輸控制規(guī)程，它屬于 ISO’sOSI七層
參考模型中的數(shù)據(jù)鏈路層，其主要完成的作用如下：
(1)實現(xiàn)數(shù)據(jù)格式化；
(2)進(jìn)行串／并轉(zhuǎn)換；
(3)控制數(shù)據(jù)傳輸速率；
(4)進(jìn)行錯誤檢測；
(5)進(jìn)行TTL與EIA電平轉(zhuǎn)換；
(6)提供EIA-RS 232C接口標(biāo)準(zhǔn)所要求的信號線；
(7)為了完成上述串行接口的任務(wù)，串行通信接口電路一般由可編程的串行接口芯片、波特率發(fā)生器、EIA與TTL電平轉(zhuǎn)換器以及地址譯碼電路組成。

1 方案設(shè)計與分析
1．1 硬件電路
該方案的硬件電路設(shè)計包括：FPGA芯片、MAX3232，DB9。其硬件電路與微機(jī)通信的結(jié)構(gòu)框圖如圖1所示。


1．2 軟件設(shè)計思想
軟件部分的設(shè)計流程如圖2所示。