實(shí)時(shí)視頻數(shù)據(jù)采集的FPGA實(shí)現(xiàn)
加入技術(shù)交流群
2 視頻信號(hào)采集和顯示部分的實(shí)現(xiàn)
SAA7113H輸出PAL制式的ITU656標(biāo)準(zhǔn)YUV(4:2:2)格式數(shù)據(jù)[2]，其中Y表示亮度信號(hào)，而UV表示色差信號(hào)，并且輸出像素時(shí)鐘為27 MHz。信號(hào)掃描方式為隔行掃描，幀率為25幀/秒，每幀圖像分為奇偶兩場(chǎng)，每幀像素為864×625，其中有效數(shù)據(jù)為720×576。SAA7113H 輸出的一行視頻數(shù)據(jù)格式如圖3所示，每行有1 728 B，其中有效數(shù)據(jù)1 440 B，對(duì)應(yīng)720個(gè)有效像素，可以看成每一個(gè)像素由2個(gè)連續(xù)的字節(jié)表示，每個(gè)像素有自己的亮度數(shù)據(jù)Y，每?jī)蓚€(gè)相鄰像素共用一組色差數(shù)據(jù)U和V。
由于系統(tǒng)要求在VGA顯示器上采用逐場(chǎng)逐行方式顯示RGB格式的數(shù)據(jù)，并且要求所采集圖像的大小為640×480，因此，必須對(duì)SAA7113H所采集到的原始數(shù)字視頻信號(hào)進(jìn)行格式轉(zhuǎn)換和存儲(chǔ)方式的處理。
2.1 IIC配置單元
視頻解碼芯片SAA7113H接收CCD攝像頭輸出的模擬視頻信號(hào)，將其轉(zhuǎn)換成標(biāo)準(zhǔn)的VPO數(shù)字信號(hào)。SAA7113H上電后，必須由核心控制芯片FPGA通過(guò)IIC總線對(duì)其內(nèi)部的寄存器進(jìn)行初始化設(shè)置，然后才能正常工作。IIC配置單元的任務(wù)就是按照IIC總線的數(shù)據(jù)傳輸規(guī)范對(duì) SAA7113H內(nèi)部的寄存器進(jìn)行初始化設(shè)置，其時(shí)鐘信號(hào)由SAA7113H提供的27 MHz的像素時(shí)鐘經(jīng)過(guò)時(shí)鐘控制單元分頻得到，數(shù)據(jù)速率在100 kb/s～400 kb/s。
IIC配置單元的內(nèi)部結(jié)構(gòu)如圖4所示，由IIC控制單元iic_all、配置數(shù)據(jù)存儲(chǔ)器iic_rom和讀地址發(fā)生器div448構(gòu)成。IIC控制單元iic_all是核心控制單元，采用狀態(tài)機(jī)設(shè)計(jì)，在start信號(hào)有效后使SCL高電平時(shí)拉低SDA數(shù)據(jù)線，同時(shí)控制地址發(fā)生器div448產(chǎn)生讀地址信號(hào)送入配置數(shù)據(jù)存儲(chǔ)器iic_rom； iic_rom采用可設(shè)置參數(shù)模塊LPM_ROM，定制為數(shù)據(jù)寬度為1的只讀ROM，每個(gè)存儲(chǔ)單元按位預(yù)存SAA7113H內(nèi)部寄存器的控制字；在時(shí)鐘使能端clken有效時(shí)按位串行寫(xiě)入SDA數(shù)據(jù)線。IIC控制單元在start信號(hào)有效后的第8個(gè)時(shí)鐘上升沿獲取到SAA7113H的低電平應(yīng)答信號(hào)后繼續(xù)發(fā)送數(shù)據(jù)給SAA7113H，否則將重新回到起始狀態(tài)等待。
SAA7113H完成初始化配置后，輸出數(shù)字視頻信號(hào)VPO[7..0]和相應(yīng)的同步信號(hào)：行有效信號(hào)RTS0、奇偶場(chǎng)標(biāo)識(shí)信號(hào)RTS1等。其中RTS0高電平表示有效數(shù)據(jù)行，低電平表示消隱行；RTS1為奇偶場(chǎng)標(biāo)識(shí)信號(hào)，高電平表示奇場(chǎng)，低電平表示偶場(chǎng)。
2.2 數(shù)據(jù)采集及控制單元
數(shù)據(jù)采集及控制單元主要由3個(gè)模塊組成：采集模塊acquisition、雙口RAM器件lpm_ram_dp0和幀存控制模塊 sto_ctl，其內(nèi)部電路圖如圖5所示。此單元的任務(wù)就是由采集模塊截取SAA7113H輸出的一行數(shù)據(jù)中的640個(gè)有效像素（共1 280 B）寫(xiě)入雙口RAM器件進(jìn)行緩存，幀存控制模塊將數(shù)據(jù)從雙口RAM中順序讀出后送入外擴(kuò)SRAM中逐行存儲(chǔ)，同時(shí)控制2片SRAM交替讀寫(xiě)，讀出的數(shù)據(jù)送入VGA接口單元進(jìn)行VGA格式轉(zhuǎn)換和圖像顯示。
2.2.1 采集模塊acqusition
采集模塊接收SAA7113H的RTS0、像素時(shí)鐘信號(hào)SYS_CLK和視頻數(shù)據(jù)VPO[7..0]，輸出為一行數(shù)據(jù)中的有效數(shù)據(jù)vpo_out[7..0]、有效像素的計(jì)數(shù)值tempp[10..0]和表示行狀態(tài)有效的信號(hào)line_state。
評(píng)論