新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > FPGA架構的功耗(圖)

FPGA架構的功耗(圖)

作者: 時間:2010-08-27 來源:網絡 收藏

減少可帶來許多好處,如提高可靠性、降低冷卻成本、簡化電源和供電方式、延長便攜系統(tǒng)的電池壽命等。無損于性能的低設計既需要有高功率效率的,也需要有能駕馭組件的良好設計規(guī)范。

本文引用地址:http://butianyuan.cn/article/191598.htm

本文將介紹、流行的低功耗功能件以及影響功耗的用戶選擇方案,并探討近期的低功耗研究,以洞察高功率效率FPGA的未來趨勢。
功耗的組成部分

FPGA的功耗由兩部分組成:動態(tài)功耗和靜態(tài)功耗。信號給電容性節(jié)點充電時產生動態(tài)功耗。這些電容性節(jié)點可以是內部邏輯塊、互連中的布線導線、外部封裝引腳或由芯片輸出端驅動的板級跡線。FPGA的總動態(tài)功耗是所有電容性節(jié)點充電產生的組合功耗。

靜態(tài)功耗與電路活動無關,可以產生于晶體管漏電流,也可以產生于偏置電流。總靜態(tài)功耗是各晶體管漏電功耗及FPGA中所有偏置電流之和。動態(tài)功耗取決于有源電容一側,因而可隨著晶體管尺寸的縮小而改善。然而,這卻使靜態(tài)功耗增加,因為較小的晶體管漏電流反而較大。因此靜態(tài)功耗占集成電路總功耗的比例日益增大。

如圖1所示,功耗很大程度上取決于電源電壓和溫度。降低FPGA電源電壓可使動態(tài)功耗呈二次函數(shù)下降,漏電功耗呈指數(shù)下降。升高溫度可導致漏電功耗呈指數(shù)上升。例如,把溫度從85℃升高至100℃可使漏電功耗增加25%。


圖1 電壓和溫度對功耗的影響

功耗分解

下面分析一下FPGA總功耗的分解情況,以便了解功耗的主要所在。FPGA功耗與設計有關,也就是說取決于器件系列、時鐘頻率、翻轉率和資源利用率。

以Xilinx Spartan-3 XC3S1000 FPGA為例,假定時鐘頻率為100MHz,翻轉率為12.5%,而資源利用率則取多種實際設計基準測試的典型值。

圖2所示為XC3S1000的活動功耗和待機功耗分解圖。據(jù)報告顯示,活動功耗是設計在高溫下活動時的功耗,包括動態(tài)和靜態(tài)功耗兩部分。待機功耗是設計空閑時的功耗,由額定溫度下的靜態(tài)功耗組成。CLB在活動功耗和待機功耗中占最主要部分,這不足為奇,但其他模塊也產生可觀的功耗。I/O和時鐘電路占全部活動功耗的1/3,如果使用高功耗的I/O標準,其功耗還會更高。


圖2 Spartan-3 XC3S1000 FPGA典型功耗分解圖


上一頁 1 2 3 下一頁

關鍵詞: FPGA 架構 功耗

評論


相關推薦

技術專區(qū)

關閉