利用FPGA實現(xiàn)視頻監(jiān)控系統(tǒng)的視頻處理

視頻監(jiān)控系統(tǒng)在火車站、機場、銀行、娛樂場、商場甚至家庭的安保方面都是一種關(guān)鍵設(shè)備。隨著安全風(fēng)險的日益增大，在各種應(yīng)用場合對已發(fā)事件進行視頻監(jiān)控和記錄的需求都在逐步上升，這就要求視頻監(jiān)控系統(tǒng)的新結(jié)構(gòu)必須具備可擴展性，以便為日益多樣化的視頻監(jiān)控需求提供高性價比的解決方案。

在視頻監(jiān)控系統(tǒng)結(jié)構(gòu)所面臨的眾多挑戰(zhàn)中，上市時間壓力、CODEC新標準的出臺和需求范圍的不斷擴大(包括高級目標檢測、運動檢測、目標跟蹤和目標跟蹤功能)還只是其中的一小部分。要應(yīng)對這些挑戰(zhàn)，視頻監(jiān)控系統(tǒng)的實現(xiàn)就必須能根據(jù)不同性能要求而進行相應(yīng)調(diào)整。

Xilinx的FPGA產(chǎn)品是各種視頻監(jiān)控系統(tǒng)理想的解決方案，不論它是低端系統(tǒng)還是高端系統(tǒng)，是獨立系統(tǒng)還是PC擴展卡系統(tǒng)。

視頻監(jiān)控與DVR系統(tǒng)

高級數(shù)字視頻壓縮技術(shù)在視頻監(jiān)控系統(tǒng)的數(shù)字錄像機(DVR)中正得到快速普及。隨著大多數(shù)DVR制造商從MPEG4轉(zhuǎn)為采用H.264高清(HD)CODEC，對提高分辨率和壓縮率的要求也變得更急切。專用標準產(chǎn)品(ASSP)比較適合量大的應(yīng)用，但缺乏靈活性，而且開發(fā)時間過長，成本也高。大多數(shù)高級數(shù)字媒體處理器連實現(xiàn)H.264HD解碼都比較困難，何況H.264HD編碼比解碼還復(fù)雜得多。因此，要滿足H.264HD的性能要求，最佳方案就是采用一塊FPGA加一塊外部DSP或數(shù)字媒體處理器。

采用低成本的Xilinx FPGA產(chǎn)品還能進一步提供運動檢測、視頻量化、色域轉(zhuǎn)換(color-spaceconversion)、硬盤接口、DDR2存儲器接口等功能，以及將兩個27MHz的ITU-RBT656數(shù)據(jù)流通過時分復(fù)用合為一路54MHz的數(shù)據(jù)流，同時為DSP處理器提供視頻加速。將兩個ITU-RBT656數(shù)據(jù)流復(fù)用為一個之后，系統(tǒng)只需單通道的視頻端口就能獨立傳送整個雙通道的視頻數(shù)據(jù)。這種實現(xiàn)方式在連接只有一個ITU-RBT656視頻輸入端口的數(shù)字媒體處理器時非常實用。圖1所示就是上述推薦系統(tǒng)的結(jié)構(gòu)框圖。

圖1：利用FPGA和數(shù)字媒體處理器搭建的視頻監(jiān)控系統(tǒng)