利用FPGA實現(xiàn)視頻監(jiān)控系統(tǒng)的視頻處理
加入技術(shù)交流群
實用的IP資源
為加快視頻監(jiān)控系統(tǒng)中視頻和圖像處理算法設(shè)計、仿真、實現(xiàn)和驗證的進程，Xilinx還提供了豐富的視頻IP模塊組，其中既包括設(shè)計DVR所需的基礎(chǔ)的簡單算法，也包含高級算法。
另外，Xilinx及其合作伙伴還提供了一系列壓縮編碼、解碼和編解碼方案，從為需要快速實現(xiàn)設(shè)計的客戶提供的現(xiàn)貨內(nèi)核，到為希望通過降低比特率來提供更高圖像質(zhì)量、并以此實現(xiàn)產(chǎn)品差異化的客戶提供的模塊化參考設(shè)計和硬件平臺。
采用Xilinx的FPGA來完成某些編解碼模塊中極高強度的處理任務(wù)就意味著，產(chǎn)品不但可支持多通道高清編碼、節(jié)省寶貴的系統(tǒng)處理器周期，而且可通過減少或消除對DSP處理器陣列的要求而真正做到成本削減，并輕松將更多特性和功能(從接口特性到更強大的視頻處理功能)集成進系統(tǒng)。最重要的是，FPGA提供的是一種可擴展方案，因此可在同一個系統(tǒng)中支持不同的系統(tǒng)結(jié)構(gòu)、額外通道或新的編解碼方案。
通過增強系統(tǒng)邏輯和實現(xiàn)新外設(shè)，XilinxFPGA還能進一步降低DVR系統(tǒng)的成本。同時，Xilinx及其合作伙伴還為快速開發(fā)視頻監(jiān)控系統(tǒng)提供了以下系統(tǒng)接口：高級存儲器接口、PCIExpress接口、TI的VLYNQ和EMIF接口、硬盤接口，以及ITU-RBT656接口。
利用Xilinx提供的工具簡化設(shè)計
Xilinx提供的SystemGeneratorforDSP允許在Simulink下用Xilinx的視頻IP模塊組搭建和調(diào)試高性能DVR系統(tǒng)。采用SystemGenerator開發(fā)和實現(xiàn)視頻處理算法可以完成經(jīng)過徹底驗證而且執(zhí)行簡單的設(shè)計。
Xilinx已開發(fā)出多種經(jīng)過預(yù)測試的新的視頻IP模塊組，我們只需在SystemGenerator中拖放模塊就能輕松構(gòu)建起自己的視頻/圖像系統(tǒng)。這為開發(fā)人員節(jié)省了寶貴的時間，使他們無需再用HDL語言編寫這些基本模塊的代碼。
為了處理由開發(fā)板發(fā)往PC機的大量視頻數(shù)據(jù)流，SystemGeneratorforDSP還引入了另一種新的高速硬件協(xié)同仿真(通過一個以太網(wǎng)接口實現(xiàn))。該接口可在低延遲下實現(xiàn)高流量，事實證明這在SystemGenerator環(huán)境下構(gòu)建視頻/圖像系統(tǒng)時非常有用。
Xilinx還推出了另一款基于MATLAB語言的設(shè)計工具AccelDSP綜合工具，這是用于在XilinxFPGA上設(shè)計DSP模塊的高級工具。它可以自動完成浮點到定點的轉(zhuǎn)換，產(chǎn)生可綜合的VHDL或Verilog代碼，并創(chuàng)建一個測試平臺用于驗證。我們還可以根據(jù)一段MATLAB算法生成一個定點的C++模型或SystemGenerator模塊。AccelDSP是XilinxXtremeDSP方案中的關(guān)鍵組件，而XilinxXtremeDSP則是一套結(jié)合了最先進的FPGA、設(shè)計工具、IP核和合作伙伴關(guān)系以及設(shè)計和培訓(xùn)服務(wù)的方案。
本文小結(jié)
在一個視頻監(jiān)控系統(tǒng)中，視頻信號是通過多臺攝像像機產(chǎn)生的。FPGA的作用就是接收來自視頻編碼器的ITU-RBT656格式數(shù)字視頻信號并將處理后的視頻數(shù)據(jù)送到監(jiān)視器上顯示和送至數(shù)字媒體處理器或DSP中進行壓縮，并存儲至硬盤。
采用Xilinx的FPGA，客戶就能在其兼容標準的系統(tǒng)中實現(xiàn)與競爭產(chǎn)品的差異性，同時仍能取得針對應(yīng)用的最佳平衡點。而有了Xilinx提供的視頻IP模塊組，客戶更能輕松構(gòu)建一個高度靈活和可調(diào)整的DVR系統(tǒng)，以便同時滿足低端和高端市場的需求。XilinxFPGA中提供的VLYNQ內(nèi)核能讓客戶輕松地將多臺攝像機發(fā)來的大量視頻數(shù)據(jù)流發(fā)送到TI的達芬奇處理器進行處理。
AccelChip與XilinxSystemGenerator這兩種工具的集成則同時兼顧了算法開發(fā)人員偏好的基于MATLAB的算法綜合開發(fā)方式與系統(tǒng)構(gòu)建師和硬件設(shè)計師所偏好的圖形化設(shè)計流程，因此設(shè)計師們可以利用豐富的MATLAB語言和附帶的工具箱來創(chuàng)建復(fù)雜DSP算法的SystemGeneratorIP模塊。通過使用這些工具，設(shè)計小組就能用最高效的硬件建模方式進行設(shè)計實現(xiàn)，并讓算法開發(fā)人員在FPGA設(shè)計過程中就全面參與，從而更快實現(xiàn)更高品質(zhì)的設(shè)計。本文引用地址：http://butianyuan.cn/article/191599.htm
評論