一種正弦信號(hào)發(fā)生器的設(shè)計(jì)

1 引言
直接數(shù)字頻率合成技術(shù)(DDS)具有頻率分辨率高，切換速度快，可輸出相位連續(xù)、任意的波形信號(hào)，能夠?qū)崿F(xiàn)全數(shù)字自動(dòng)化控制等優(yōu)點(diǎn)，使其成為雷達(dá)，通信等信號(hào)源的首選。因此，提出一種基于DDS AD9851的正弦信號(hào)發(fā)生器，該系統(tǒng)利用FPGA和單片機(jī)技術(shù)設(shè)計(jì)，并可根據(jù)實(shí)際應(yīng)用需求，現(xiàn)場(chǎng)設(shè)置相關(guān)信號(hào)源參數(shù)，操作簡(jiǎn)單，界面友好，具有廣泛的應(yīng)用前景。

2 系統(tǒng)整體設(shè)計(jì)
該系統(tǒng)利用AD9851產(chǎn)生正弦信號(hào)和幅度調(diào)制AM、頻率調(diào)制FM的載波信號(hào)，F(xiàn)P(認(rèn)自制 DDS產(chǎn)生二進(jìn)制振幅鍵控ASK、二進(jìn)制移相鍵控PSK、二進(jìn)制移頻鍵控FSK基波信號(hào)，模擬乘法器AD835產(chǎn)生AM信號(hào)，而利用軟件調(diào)制產(chǎn)生FM、 ASK、FSK和PSK信號(hào)。單片機(jī)控制D／A轉(zhuǎn)換器所產(chǎn)生的電壓作為DDS輸出信號(hào)的基準(zhǔn)電壓，調(diào)節(jié)調(diào)制信號(hào)。后級(jí)采用OPA656和BUF634構(gòu)成的功率放大電路驅(qū)動(dòng)50 Ω負(fù)載。圖1為系統(tǒng)整體設(shè)計(jì)框圖。

3 硬件電路設(shè)計(jì)
3．1 AD9851模塊
AD9851是采用先進(jìn)CMOS技術(shù)具有高集成度的直接數(shù)字合成器，內(nèi)置32位頻率累加器、10 bit高速D／A轉(zhuǎn)換器、高速比較器和可選通的時(shí)鐘電路。通過(guò)控制內(nèi)部5個(gè)輸入數(shù)據(jù)寄存器的控制字實(shí)現(xiàn)其可編程功能，數(shù)據(jù)總線D0～D7完成并行工作，由 W_CLK引腳接入的控制字寫時(shí)鐘觸發(fā)寫入。

具體輸入方式如圖2所示，有效復(fù)位信號(hào)RESET使輸入數(shù)據(jù)地址指針指向第1個(gè)輸入寄存器，W_CLK上升沿寫入第1組8位數(shù)據(jù)，指針指向下一個(gè)輸入寄存器，連續(xù)5個(gè)W_CLK上升沿完成全部40位控制數(shù)據(jù)的輸入，此后W_CLK信號(hào)上升沿?zé)o效。FQ_UD上升沿到來(lái)時(shí)這40位控制數(shù)據(jù)由輸入寄存器寫入頻率／相位控制寄存器，更新輸出頻率和相位，同時(shí)把地址指針復(fù)位到第1個(gè)輸入寄存器，等待下一組新數(shù)據(jù)的寫入。