新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 一種基于FPGA的誤碼性能測試方案

一種基于FPGA的誤碼性能測試方案

作者: 時間:2009-08-10 來源:網(wǎng)絡 收藏

本文引用地址:http://www.butianyuan.cn/article/191962.htm

4 測試結(jié)果的輸出

通常,測試結(jié)果可以以數(shù)和率兩種形式輸出。大多數(shù)取代傳統(tǒng)誤碼分析儀的其它誤碼測試均采用易于實現(xiàn)的誤碼數(shù)形式輸出測試結(jié)果,但種方式受到輸出位數(shù)的限制而無法適應高誤碼率或需要進行長時間統(tǒng)計的測試環(huán)境。但是,誤碼率的計算又常常需要進行除法運算,而在或其它可編程邏輯器件中實現(xiàn)除法運算通常要消耗掉大量的邏輯資源,有時甚至超過了實現(xiàn)主要功能所需的資源。

事實上,在一般的工程實踐中,人們通常關(guān)心的只是誤碼率的量級,因而誤碼儀也就沒有必要準確地計算出實際的誤碼率。根據(jù)這一想法,該誤碼儀采用某種近似的實際的誤碼率。根據(jù)這一想法,該誤碼儀采用某種近似的估計算法,避免了意義不大的除法運算,而以較少的資源消耗實現(xiàn)了對誤碼率的估計。下面簡要介紹該估計算法。

在誤碼測試邏輯中,接收到的總比特數(shù)與誤碼個數(shù)均以二進制方式存儲在內(nèi)部的邏輯向量中。它們最高非0比特所處的位置之差實際上反映了誤碼率的指標不。這樣只要根據(jù)這個差值就可以大致估計出誤碼率,同時復雜的除法運算也被簡單的減法運算所代替。

例如:當收到總特數(shù)為“00……01110110110”誤碼計數(shù)值為“00……0110”時,總比特數(shù)的最高非0位為第10位,誤碼計數(shù)值為第3位,差值為7,誤碼率近似為1/2 7,即7.8×10 -3,與實際誤碼率6.3×10 -3相當。

采用近似算法可能造成的最大系統(tǒng)誤差是輸出誤碼率的50%.但是,在通信系統(tǒng)的誤碼性能統(tǒng)計中,這樣的誤差并不會影響對系統(tǒng)誤碼率數(shù)量級的判斷。因此,作為調(diào)試使用的簡易誤碼性能的測試算法是完全可行的。


上一頁 1 2 3 下一頁

關(guān)鍵詞: FPGA 誤碼 方案 性能測試

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉