通過在FPGA設(shè)計(jì)流程引入功率分析改善PCB的可靠性

在一個(gè)更精確的計(jì)算模式下，這個(gè)工具在post-PAR分析期間根據(jù)從布局布線器件數(shù)據(jù)庫提取的器件資源計(jì)算功耗。數(shù)據(jù)庫包括使用的塊和布線信息?？蓮臄?shù)據(jù)庫提取詳細(xì)的FPGA塊利用率信息。FPGA通常包含普通的可編程結(jié)構(gòu)塊，I/O、時(shí)鐘、嵌入式RAM塊、嵌入式DSP、PLL/DLL和SERDES I/O。

環(huán)境建模

功率分析環(huán)境提供了一種方法來模擬FPGA器件的環(huán)境，包括PCB的疊層、散熱片、氣流和環(huán)境溫度。

為給這個(gè)設(shè)計(jì)選擇熱阻模型，設(shè)計(jì)者可以用各種尺寸的電路板、散熱片和氣流設(shè)置進(jìn)行實(shí)驗(yàn)。電路板的選擇會(huì)影響熱阻接合面至電路板(Theta JB)，以及電路板至空氣(Theta BA)的值，散熱片和氣流選擇會(huì)影響散熱片至空氣(Theta SA)，以及接合面至空氣(Theta JA)的值。在某些情況下，可提供JEDEC電路板(2s2p)、JEDEC標(biāo)準(zhǔn)、JESD51-11來模擬電路板的特性，如最終尺寸、連線和電介質(zhì)層。

規(guī)則的theta JA通常基于4×4的4層JEDEC標(biāo)準(zhǔn)電路板。更復(fù)雜的PCB板尺寸為8×8，具有8～10層用于散熱。由于電路板可吸收和散去一部分熱，因此電路板設(shè)計(jì)非常關(guān)鍵。在電路板上將一些大功率器件排在一起會(huì)使它們爭奪“熱資源”，這將造成無法預(yù)計(jì)的后果。在電路板上加一些熱過孔有助于把熱傳播到不同的層，甚至可能是電路板之外。

因?yàn)樯崞匦杂绊懝β视?jì)算，分析工具可適用于各種散熱片。電路板上的熱阻很大時(shí)(系統(tǒng)不能很快的散熱時(shí))，要用散熱片。可以預(yù)先使用一些較新的器件熱模型和仿真工具來核查是否有任何熱方面的問題。

把氣流特性加到某一設(shè)計(jì)中能夠通過對流較好地散熱。這又有助于降低系統(tǒng)的整體熱阻。環(huán)境氣流(用英尺/分鐘(LFM)表示)是功率分析工具使用的另一個(gè)要素。環(huán)境溫度指的是在一個(gè)封裝中圍繞器件的介質(zhì)的期望工作溫度(用攝氏度表示)。還應(yīng)考慮FPGA與其它發(fā)熱器件的位置，因?yàn)樵跉饬髀窂缴系钠渌l(fā)熱器件會(huì)引起熱傳遞。

熱模型的發(fā)展

在熱設(shè)計(jì)工具的歷史上，元件建模一直依賴于表示IC封裝的物理結(jié)構(gòu)的詳細(xì)模型。一個(gè)合適的詳細(xì)模型將精確地預(yù)測封裝的溫度，而不管它所放置的環(huán)境。這被稱為邊界條件獨(dú)立(BCI)。這些詳細(xì)而精確的模型是計(jì)算密集型的。1996年DELPHI聯(lián)盟開發(fā)了用于生成BCI緊湊模型的方法學(xué)，研究熱現(xiàn)象的JEDEC JC 15.1委員會(huì)積極地推動(dòng)了這項(xiàng)工作。BCI緊湊模型是更抽象和行為級的。它們的目標(biāo)是基于一些關(guān)鍵點(diǎn)(如連接處、外殼、引腳)精確地預(yù)測封裝溫度。