通過在FPGA設(shè)計流程引入功率分析改善PCB的可靠性
加入技術(shù)交流群
DELPHI緊湊模型由幾個熱電阻組成，這些熱電阻將代表裸片的節(jié)點連接到幾個表面結(jié)點上。熱連接也可以出現(xiàn)在表面結(jié)點之間(分流電阻)。圖3為DELPHI緊湊模型或一個帶引腳封裝。
圖3：DELPHI緊湊模型結(jié)構(gòu)。
實際上，對于任何檢查了結(jié)溫和熱流量的環(huán)境，DELPHI緊湊模型產(chǎn)生的差錯小于10%。DELPHI詳細模型的計算時間是原來的5倍或更多。
本文小結(jié)
目前設(shè)計中最關(guān)鍵的因素之一是降低系統(tǒng)功耗，這對于手持設(shè)備和其它現(xiàn)代電子產(chǎn)品而言尤為重要。與其它仿真方案類似，FPGA功率分析采用的是并行驗證。分析工具支持面向“假設(shè)分析”的估計模式，或在可獲取詳細的器件和信號活性信息時支持計算器模式。大多數(shù)分析工具的特點是環(huán)境模式可選，例如PCB、裝配和氣流特性。功率計算器可以報告交流功率和直流功率。通過改進建模方法，如DELPHI緊湊模式，將能夠改善FPGA熱分析工具的性能。
評論