CVSD算法分析及其在FPGA中的實(shí)現(xiàn)
加入技術(shù)交流群
在設(shè)計(jì)上，不僅僅是采用FPGA實(shí)現(xiàn)和驗(yàn)證自己的CVSD編譯碼算法，還和專用芯片CMX639進(jìn)行互相通信進(jìn)行驗(yàn)證。CMX639是一款CVSD全雙工音頻調(diào)制芯片，集成了編碼和譯碼功能，實(shí)現(xiàn)了單芯片語(yǔ)音處理能力，外圍設(shè)備簡(jiǎn)單，用戶可以根據(jù)實(shí)際情況，自主選擇采樣速率。
圖8是通過ChipScope Pro采集的實(shí)時(shí)正弦信號(hào)。從圖中可以看出量階△的大小能夠很好地反映輸入信號(hào)斜率的大小，輸出端輸出信號(hào)能夠很好地重現(xiàn)輸入信號(hào)，說明CVSD編譯碼方式是有效的。本文引用地址：http://butianyuan.cn/article/192064.htm
3．4 CVSD算法的實(shí)現(xiàn)
采用原理圖和VHDL語(yǔ)言相結(jié)合的方式在FPGA中實(shí)現(xiàn)了CVSD電路。具體實(shí)現(xiàn)步驟如下：
(1)根據(jù)算法框圖設(shè)計(jì)頂層原理圖CVSD．SCH；
(2)利用IP Core產(chǎn)生底層所需要的乘法器；
(3)利用VHDL語(yǔ)言完成CVSD編譯碼模塊；
(4)I／O管腳定義，約束條件編寫；
(5)設(shè)計(jì)綜合、編譯；
(6)bit文件生成、下載，通過ChipScope Pro進(jìn)行仿真測(cè)試；
(7)根據(jù)仿真測(cè)試結(jié)果返回修改設(shè)計(jì)，直到設(shè)計(jì)成功；
(8)mcs文件生成、加載，最終驗(yàn)證。
驗(yàn)證是FPGA設(shè)計(jì)中很重要的一環(huán)，只有通過驗(yàn)證才能說明設(shè)計(jì)的正確與否。采用XILINX公司的Spartan一3系列中的XC3S1500來具體實(shí)現(xiàn)CVSD的編譯碼功能。通過自己設(shè)計(jì)的編譯碼算法和CMX639專用芯片的編譯碼模塊互相通信，輸入實(shí)際語(yǔ)音信號(hào)測(cè)試，能夠很好地從D／A輸出語(yǔ)音信號(hào)，從CMX639譯碼輸出也能聽到語(yǔ)音信號(hào)，達(dá)到了滿意的效果。
4 結(jié) 語(yǔ)
本文提出的FPGA設(shè)計(jì)方法很好地實(shí)現(xiàn)了CVSD編譯碼功能，充分利用了FPGA的優(yōu)勢(shì)，可以同時(shí)實(shí)現(xiàn)多路CVSD編譯碼功能，彌補(bǔ)了采用專用芯片實(shí)現(xiàn)CVSD編譯碼的不足，設(shè)計(jì)靈活、簡(jiǎn)單，成本低，具有很好的應(yīng)用前景。
評(píng)論