基于FPGA的電子琴動態(tài)錄音與回放系統(tǒng)的設(shè)計

當(dāng)系統(tǒng)處于“錄音／回放模式”的“錄音”狀態(tài)時，將當(dāng)前所彈奏的音符進(jìn)行轉(zhuǎn)換，輸出作為RAM的存儲數(shù)據(jù)“DATA”。wraddress[9．．O]代表十位寬度的寫地址端口，rdaddress[9．．0]代表十位寬度的讀地址端口。wrclock為RAM寫入時鐘，rdclock為RAM讀出時鐘。Q[5．．0]為從RAM中讀出所存放數(shù)據(jù)，即data。從圖6可以看出，此雙口RAM具有獨立的讀寫時鐘和讀寫使能。選擇這樣的RAM的目的是為了以一個固定頻率wrclock(本設(shè)計取4 Hz)的時鐘對RAM進(jìn)行寫操作，即以一個固定的采樣頻率對所彈奏的樂曲進(jìn)行采樣存儲；另一方面以節(jié)奏控制部分輸出的時鐘rdclock作為RAM的讀時鐘信號，使得回放過程可以以不同的節(jié)奏將儲存的樂曲播放出來。這是其新穎之處，使電子琴在回放過程中更加靈活多變，功能更多。
其仿真波形圖如圖7所示。從仿真圖上可以看出，RAM存儲器在寫使能信號和讀使能信號控制作用下依次寫入數(shù)據(jù)信號，并按寫入地址先后次序再準(zhǔn)確地讀出來，實現(xiàn)了錄音和回放的功能要求。

本設(shè)計采用杭州康芯電子有限公司開發(fā)的電子設(shè)計應(yīng)用板(型號：KX―DVP3F)進(jìn)行對系統(tǒng)的調(diào)試與功能驗證。利用QuartusⅡ6．O軟件生成．sol或者．pof編程文件，通過USB下載器將編程文件配置到CycloneⅡEP2C8Q208芯片中，經(jīng)過數(shù)次的調(diào)試，多功能電子琴的全部技術(shù)指標(biāo)和功能很好地符合設(shè)計要求，發(fā)聲準(zhǔn)確，易操作，可視性強(qiáng)。
有限狀態(tài)機(jī)設(shè)計技術(shù)是實用數(shù)字系統(tǒng)中的重要組成部分，也是實現(xiàn)高效率高可靠邏輯控制的重要途徑。它具有類似CPU的高速運算和控制能力，程序?qū)哟畏置?，結(jié)構(gòu)清晰，易讀易懂；在排錯、修改和模塊移植方面也有獨到之處。