基于TCA785和FPGA的觸發(fā)器設計

三個同步信號的選取為 A、B、C三相電壓，相位差為120°，而A、-C、B三項分別作三片TCA785的同步信號，在移相電壓的作用下就會產生6個周期脈沖信號QA1、QA2、QC1、QC2、QB1、QB2，如圖3所示。其中QA1、QA2有180°的相移，QC1、QC2有180°的相移，QB1、QB2有180°的相移，并且六者中相鄰兩個脈沖之間相位差為60°。

對QA1、QA2、QC1、QC2、QB1、QB2做如下運算即得到最終輸出：

TP1=QA1+QC1；

TP2=QC1+QB1；

TP3=QB1+QA2；

TP4=QA2+QC2；

TP5=QC2+QB2；

TP1=QB2+QA1。

2 基于FPGA的數字觸發(fā)器

晶閘管數字觸發(fā)器主要有電網同步信號檢測、輸出信號、檢測及反饋信號處理、模擬PI調節(jié)單元、相序自適應、缺相保護單元、脈沖形成及脈沖驅動單元組成。同步信號檢測部分獲得電網的三相同步信號，作為觸發(fā)脈沖輸出的基準，同時也作為相序自適應及缺相保護的依據；輸出信號檢測及反饋信號處理單元將輸出電壓或電流信號與移相給定信號經過模擬PID運算后，由A／D轉換成數字觸發(fā)控制角，送入主控芯片。脈沖形成單元輸出的脈沖經調制并經脈沖變壓器隔離放大后驅動晶閘管。

2.1 主控芯片FPGA

本文使用的開發(fā)板是Actel公司的ProASIC開發(fā)板。Actel是反熔絲（一次性燒寫）PLD的領導者，由于反熔絲PLD抗輻射、耐高低溫、功耗低、速度快，所以在軍品和宇航級應用上有較大優(yōu)勢。

2.2 FPGA的設計流程

FPGA設計流程分為設計輸入、功能仿真（前仿真）、布局與布線、時序仿真（后仿真）、配置下載等步驟，設計流程如圖4所示。

(1)設計輸入