新聞中心

EEPW首頁 > 測試測量 > 設(shè)計應(yīng)用 > 電子裝備數(shù)字電路板自動檢測儀方案設(shè)計

電子裝備數(shù)字電路板自動檢測儀方案設(shè)計

作者: 時間:2012-08-14 來源:網(wǎng)絡(luò) 收藏

1 引言

本文引用地址:http://butianyuan.cn/article/193390.htm

  在海軍艦艇上應(yīng)用廣泛,如觀通、導(dǎo)航、指揮控制、電子戰(zhàn)和武器控制等,屬于艦艇關(guān)鍵設(shè)備,以其智能化、小型化、高速、高復(fù)雜度的特點,在大幅度提高艦艇生命力和作戰(zhàn)效能的前提下,也為艦艇維修保障部門和人員帶來了巨大的挑戰(zhàn)。隨著部隊信息化建設(shè)的不斷普及與深入,武器裝備的維修保障技術(shù)正在發(fā)生新的變化口_引:自動測試系統(tǒng)及設(shè)備ATE(Automatic Test Equipment)、便攜式維修輔助PMA(Portable Maintenance Aids)、交互式電子技術(shù)手冊IETM(Interactive Electronic Technical Manual)等已經(jīng)成為武器裝備維修領(lǐng)域的研究熱點。ATE是以計算機(jī)為基礎(chǔ)的故障診斷技術(shù)設(shè)備,投入使用后,加速了測試過程,提高了維修速度,還可以預(yù)防未發(fā)生的故障,進(jìn)而提高裝備的質(zhì)量和性能。艦艇中的電路板存在多種類型,這里僅考慮針對單純的數(shù)字邏輯型電路板ATE設(shè)備的設(shè)計。

  2 系統(tǒng)總體設(shè)計

  測試單純的數(shù)字邏輯型電路板,首先需要找出電路板接口引腳上的信號特性,如信號電平(TTL型、CMOS型等)、信號方向(輸入、輸出或雙向)、信號功能(電源信號、邏輯信號),在此基礎(chǔ)上通過電路原理圖分析電路板功能,設(shè)計測試向量,以確定響應(yīng)向量。信號特性及電路原理圖的獲取有以下途徑:(1)由電路板研制設(shè)計單位提供;(2)使用測量儀表手工測繪。

  ATE測試的原理就是向電路板輸入測試向量,獲取相應(yīng)的輸出向量,將此輸出向量與正常的響應(yīng)向量相比較,結(jié)果一致表明電路板無故障,否則表明該電路板已損壞。整個過程由ATE自動完成,因此效率高,但測試向量的完備與否對故障診斷結(jié)果有重要影響。該ATE設(shè)備是針對某電子裝備系統(tǒng)而研發(fā)的,其結(jié)構(gòu)框圖如圖1所示。

  

  從圖1可見,ATE由信號發(fā)生、信號采集、與上位機(jī)的USB通信以及用于連接被測板的接插件4大模塊組成。信號發(fā)生模塊和信號采集模塊采用單片機(jī)AT89S51+FPGA的技術(shù)方案實現(xiàn),因此整個測試系統(tǒng)是一個PC機(jī)→單片機(jī)→FPGA→被測板的4級結(jié)構(gòu)。USB通信模塊選用USB/RS-232轉(zhuǎn)換器實現(xiàn),AT89S51串口經(jīng)電平轉(zhuǎn)換電路轉(zhuǎn)換為RS-232接口后連接到USB/RS-232轉(zhuǎn)換器。接插件模塊主要考慮與被測板連接的電氣與機(jī)械特性。

  3 關(guān)鍵模塊設(shè)計

  3.1 信號發(fā)生模塊設(shè)計

  該模塊由單片機(jī)控制橋(AT89S51)、測試向量存儲器(靜態(tài)存儲器HM628128x2,排列方式為256 Kx8 bit)、信號發(fā)生FPGA(Altera公司Cyclone系列PLD器件EP1C3)、通道控制CPLD(Altera公司MAX7000系列PLD器件EPM7128S)及三態(tài)選通門陣列(74LS126x16)組成,模塊組成結(jié)構(gòu)如圖2所示。

  

  單片機(jī)控制橋收到上位PC機(jī)傳來的測試向量后,將其寫入測試向量存儲器(單片機(jī)內(nèi)的存儲器不夠用),并將被測電路板的引腳信號特性數(shù)據(jù)寫入通道控制CPLD。由CPLD控制三態(tài)門陣列的選通端,三態(tài)門陣列的輸入數(shù)據(jù)由信號發(fā)生FP-GA提供,F(xiàn)PGA接收到控制橋的信號發(fā)生命令后,從測試向量存儲器取出測試向量送往三態(tài)門陣列??刂茦蛑赜肍PGA訪問測試向量存儲器的總線,為防止兩者對存儲器的訪問沖突,用信號Ctrl0和Ctrl1進(jìn)行開關(guān)控制,當(dāng)Ctrl0=0且Ctrl1=0時,控制橋掌控存儲器的訪問總線,否則由FPGA掌控。

  這里要解決的關(guān)鍵問題之一是自動配線問題。由于各塊電路板的輸入輸出引腳不固定,自動配線除了保證信號送達(dá)被測板相應(yīng)的輸入通道外,需要避免信號發(fā)生模塊將信號輸出到被測電路板的輸出通道,以防止損壞被測板。設(shè)計中該問題通過三態(tài)門的高阻態(tài)得以解決。


上一頁 1 2 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉