5 Gsps高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

摘要：以某高速實(shí)時(shí)頻譜儀為應(yīng)用背景，論述了5 Gsps采樣率的高速數(shù)據(jù)采集系統(tǒng)的構(gòu)成和設(shè)計(jì)要點(diǎn)，著重分析了采集系統(tǒng)的關(guān)鍵部分高速ADC(analog to digital，模數(shù)轉(zhuǎn)換器)的設(shè)計(jì)、系統(tǒng)采樣時(shí)鐘設(shè)計(jì)、模數(shù)混合信號(hào)完整性設(shè)計(jì)、電磁兼容性設(shè)計(jì)和基于總線和接口標(biāo)準(zhǔn)(PCI Express)的數(shù)據(jù)傳輸和處理軟件設(shè)計(jì)。在實(shí)現(xiàn)了系統(tǒng)硬件的基礎(chǔ)上，采用Xilinx公司ISE軟件的在線邏輯分析儀(ChipScope Pro)測(cè)試了ADC和采樣時(shí)鐘的性能，實(shí)測(cè)表明整體指標(biāo)達(dá)到設(shè)計(jì)要求。給出上位機(jī)對(duì)采集數(shù)據(jù)進(jìn)行處理的結(jié)果，表明系統(tǒng)實(shí)現(xiàn)了數(shù)據(jù)的實(shí)時(shí)采集存儲(chǔ)功能。
關(guān)鍵詞：高速數(shù)據(jù)采集；高速ADC；FPGA；PCI Express

高速實(shí)時(shí)頻譜儀是對(duì)實(shí)時(shí)采集的數(shù)據(jù)進(jìn)行頻譜分析，要達(dá)到這樣的目的，對(duì)數(shù)據(jù)采集系統(tǒng)的采樣精度、采樣率和存儲(chǔ)量等指標(biāo)提出了更高的要求。而在高速數(shù)據(jù)采集系統(tǒng)中，ADC在很大程度上決定了系統(tǒng)的整體性能，而它們的性能又受到時(shí)鐘質(zhì)量的影響。為滿足系統(tǒng)對(duì)高速ADC采樣精度、采樣率的要求，本設(shè)計(jì)中提出一種新的解決方案，采用型號(hào)為EV8AQ160的高速ADC對(duì)數(shù)據(jù)進(jìn)行采樣；考慮到ADC對(duì)高質(zhì)量、低抖動(dòng)、低相位噪聲的采樣時(shí)鐘的要求，采用AD9520為5 Gsps數(shù)據(jù)采集系統(tǒng)提供采樣時(shí)鐘。為保證系統(tǒng)的穩(wěn)定性，對(duì)模數(shù)混合信號(hào)完整性和電磁兼容性進(jìn)行了分析。對(duì)ADC和時(shí)鐘性能進(jìn)行測(cè)試，并給出上位機(jī)數(shù)據(jù)顯示結(jié)果，實(shí)測(cè)表明該系統(tǒng)實(shí)現(xiàn)了數(shù)據(jù)的高速采集、存儲(chǔ)和實(shí)時(shí)后處理。

1 系統(tǒng)的構(gòu)成
高速數(shù)據(jù)采集系統(tǒng)主要包括模擬信號(hào)調(diào)理電路、高速ADC、高速時(shí)鐘電路、大容量數(shù)據(jù)緩存、系統(tǒng)時(shí)序及控制邏輯電路和計(jì)算機(jī)接口電路等。圖1所示為5 Gsps高速數(shù)據(jù)采集系統(tǒng)的原理框圖。所用ADC型號(hào)為EV8AQ160，8 bit采樣精度，內(nèi)部集成4路ADC，最高采樣率達(dá)5 Gsps，可以工作在多種模式下。通過(guò)對(duì)ADC工作模式進(jìn)行配置，ADC既可以工作在采樣率為5 Gsps的單通道模式，也可以工作在采樣率為2．5 Gsps的雙通道模式。模擬輸入信號(hào)經(jīng)過(guò)BALUN型高頻變壓器完成單端信號(hào)到差分信號(hào)的轉(zhuǎn)換，ADC對(duì)差分信號(hào)進(jìn)行采樣，然后把數(shù)據(jù)送入FPGA，F(xiàn)PGA將接收到的數(shù)據(jù)進(jìn)行預(yù)處理后存儲(chǔ)到第三代雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DDR3)中，需要對(duì)采集的數(shù)據(jù)進(jìn)行后續(xù)處理時(shí)，將數(shù)據(jù)從DDR3中取出，并通過(guò)PCI Express傳送給上位機(jī)，上位機(jī)對(duì)數(shù)據(jù)進(jìn)行處理后顯示。整個(gè)硬件系統(tǒng)僅采用一片F(xiàn)PGA來(lái)處理，并作為主控芯片對(duì)整個(gè)系統(tǒng)進(jìn)行通信和控制，大大提高了系統(tǒng)的運(yùn)行速度。本設(shè)計(jì)采用Xilinx公司Virrex-6系列FPGA，型號(hào)為XC6VLX240T-1156C。

2 系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
2．1 高速ADC設(shè)計(jì)及其完整性分析
高速ADC芯片EV8AQ160在片內(nèi)集成了4路獨(dú)立的ADC，每個(gè)通道具有1．25Gsps的采樣率，可以工作在3種模式下，最高采樣率可達(dá)5Gsps。要求2．5 GHz差分對(duì)稱時(shí)鐘輸入，可進(jìn)行ADC主復(fù)位。EV8AQ160內(nèi)部集成了1：1和1：2的數(shù)據(jù)多路分離器(DMUX)和LVDS輸出緩沖器，可以降低輸出數(shù)據(jù)率，方便與多種類型的高速FPGA直接相連，實(shí)現(xiàn)高速率的數(shù)據(jù)存儲(chǔ)和處理。為了補(bǔ)償由于器件參數(shù)離散和傳輸路徑差異所造成的采樣數(shù)據(jù)誤差，該ADC具有針對(duì)每路ADC數(shù)據(jù)的積分非線性(INL)、增益(Gain)、偏置(Offset)、相位(Phase)的控制和校正。EV8AQ160提供測(cè)試功能，具有兩種測(cè)試方式，方便用戶根據(jù)自己的習(xí)慣對(duì)ADC是否正常工作進(jìn)行測(cè)試。