新聞中心

EEPW首頁 > 測試測量 > 設計應用 > 基于ADC和FPGA脈沖信號測量設計

基于ADC和FPGA脈沖信號測量設計

作者: 時間:2009-12-08 來源:網絡 收藏

MAX232是一個常用的電平轉換芯片,可以將輸出的LVTTL 3.3 V電平轉換為串口電平,以便被計算機UART口所識別和接收。由以上芯片組成的系統(tǒng)工作頻率為100 MHz,可實現(xiàn)快速、高精度地脈寬和頻率。其中采樣芯片和的硬件連接圖如圖3所示。

  3軟件設計

  本系統(tǒng)中的時域參數(shù)和頻域參數(shù)工作由FPGA擔任,其輸入為正交信號兩路序列,輸出分別為脈寬(PW)、重復周期(Pri)和頻率(f)。FPGA中的數(shù)字信號處理流程如圖4所示。

  圖中,I(n)和Q(n)為兩路正交信號序列;A (n)為幅度信息序列;為相位信息序列。

  兩路正交信號I(n)和Q(n) 序列經過幅相解算后,即可得到幅度序列和相位序列。對于幅度序列,經過低通濾波和歸一化,可得到規(guī)則脈沖,再按時域參數(shù)測量原理得到PW和Pri;對于相位序列,按照頻率測量原理可得到頻率f;然后將PW、Pri及f值存人雙口RAM,再將所存數(shù)據(jù)通過模擬串口從FPGA的通用I/O口傳出,經MAX232電平轉換后輸入到計算機串口中,最后通過上位機顯示出來,以實現(xiàn)人機通信。

  4結束語

  本系統(tǒng)的輸入信號要求為正交信號,通??捎糜谕ㄐ藕屠走_信號的后端數(shù)字信號處理。本系統(tǒng)采用相位差分算法來計算頻率,運算簡單,F(xiàn)PGA速度可以優(yōu)化到200 M本系統(tǒng)利用了采樣芯片和FPGA的高速性,從而實現(xiàn)了很高的測量精度和實時檢測的目的;由于采用模擬串口進行傳輸,故其抗干擾性能較好。


上一頁 1 2 3 下一頁

關鍵詞: FPGA ADC 脈沖信號 測量

評論


相關推薦

技術專區(qū)

關閉