高隔離度、硅SPDT、非反射開關，9 kHz至13.0 GHz

　　輸入壓縮點和輸入三階交調截點

　　圖13. 0.1 dB和1 dB壓縮點與頻率的關系

　　圖14. 不同溫度下1 dB輸入壓縮點與頻率的關系

　　圖15. 不同溫度下輸入三階交調截點(IIP3)與頻率的關系

　　圖16. 0.1 dB和1 dB輸入壓縮點與頻率的關系(低頻細節(jié))

　　圖17. 不同溫度下1 dB輸入壓縮點與頻率的關系(低頻細節(jié))

　　圖18. 不同溫度下輸入三階交調截點(IIP3)與頻率的關系(低頻細節(jié))

　　工作原理

　　HMC1118要求將一個正電源電壓施加于VDD引腳，將一個副電源電壓施加于VSS引腳。 建議在電源線路上連接旁路電容，以將RF耦合降至最低。 將一個正電源電壓施加于VDD引腳而將負電壓輸入引腳(VSS)接地時，HMC1118也能工作，不過輸入功率壓縮和三階交調截點的性能可能會降低。

　　HMC1118通過施加于VCTRL引腳和LS引腳的兩個數(shù)字控制電壓進行控制。 建議在這些數(shù)字信號線上連接一個小值旁路電容以改善RF信號隔離性能。

　　HMC1118內部匹配RF輸入端口(RFC)和RF輸出端口(RF1和RF2)的50 ?電阻，因而不需要外部匹配元件。 RF1和RF2引腳為直流耦合，若RF電位不等于0 V共模電壓，則RF路徑需要隔直電容。 設計為雙向，輸入和輸出可以互換。

　　理想的通電序列如下：

　　1. GND上電。

　　2. VDD和VSS上電。 相對順序不重要。

　　3. 數(shù)字控制輸入上電。 邏輯控制輸入的相對順序不重要。 數(shù)字控制輸入先于VDD電源上電可能會導致意外正偏并損害內部ESD保護結構。

　　4. RF輸入上電。

　　邏輯選擇(LS)用于定義RF路徑選擇的控制輸入邏輯序列。 若LS引腳設為邏輯高電平，則當VCTRL為邏輯低電平時，RFC至RF1路徑導通;當VCTRL為邏輯高電平時，RFC至RF2路徑導通。 若LS設為邏輯低電平，則當VCTRL為邏輯高電平時，RFC至RF1路徑導通;當VCTRL為邏輯低電平時，RFC至RF2路徑導通。

　　根據(jù)施加于LS和VCTRL引腳的邏輯電平，一個RF輸出端口(例如RF1)設置為導通模式，插入損耗路徑將輸入提供給輸出。 另一個RF輸出端口(例如RF2)設置為關斷模式，輸出與輸入隔離。 當RF輸出端口(RF1或RF2)處于隔離模式時，將其內部端接到50 ?電阻，端口吸收施加的RF信號(參見表7)。

　　表7. 開關工作模式

　　應用信息

　　評估PCB

　　利用適當?shù)腞F電路設計技術產生本應用所用的評估PCB。 RF端口的信號線必須具有50 Ω阻抗，封裝接地引腳和背面接地金屬塊必須直接連接到接地層，類似圖19中所示。 圖19所示評估板可向ADI公司申請獲得。

　　圖19. EV1HMC1118LP3D評估PCB

　　表8. EV1HMC1118LP3D評估板物料清單1

　　1 訂購完整評估PCB時請?zhí)峁┐颂柎a。

　　2“制造商”欄中的空白單元表示相應元件可由用戶選擇。

　　外形尺寸

　　圖20. 16引腳引線框芯片級封裝[LFCSP_WQ]

　　3 mm × 3 mm，超薄體

　　(CP-16-38)

　　圖示尺寸單位：mm