電子電路設(shè)計(jì)的基礎(chǔ)知識(shí)

五、 電子電路設(shè)計(jì)性實(shí)驗(yàn)報(bào)告

設(shè)計(jì)性實(shí)驗(yàn)報(bào)告主要包括以下幾點(diǎn)：

1. 課題名稱

2. 內(nèi)容摘要

3. 設(shè)計(jì)內(nèi)容及要求

4. 比較和選擇的設(shè)計(jì)方案

5. 單元電路設(shè)計(jì)、參數(shù)計(jì)算和器件選擇

6. 畫出完整的電路圖。并說明電路的工作原理

7. 組裝調(diào)試的內(nèi)容，如使用的主要儀器和儀表、調(diào)試電路的方法和技巧、測試的數(shù)據(jù)和波形并與計(jì)算結(jié)果進(jìn)行比較分析、調(diào)試中出現(xiàn)的故障、原因及排除方法

8. 總結(jié)設(shè)計(jì)電路的特點(diǎn)和方案的優(yōu)缺點(diǎn)，指出課題的核心及實(shí)用價(jià)值，提出改進(jìn)意見和展望

9. 列出元器件清單

10. 列出參考文獻(xiàn)

11. 收獲、體會(huì)

實(shí)際撰寫時(shí)可根據(jù)具有情況作適當(dāng)調(diào)整。

六、 電子電路干擾的抑制

1. 干擾源

電子電路工作時(shí)，往往在有用信號(hào)之外還存在一些令人頭痛的干擾源，有的產(chǎn)生于電子電路內(nèi)部，有的產(chǎn)生于外部。外部的干擾主要有：高頻電器產(chǎn)生的高頻干擾、電源產(chǎn)生的工頻干擾、無線電波的干擾;內(nèi)部的干擾主要有：交流聲、不同信號(hào)之間的互相感應(yīng)、調(diào)制，寄生振蕩、熱噪聲、因阻抗不匹配產(chǎn)生的波形畸變或振蕩。

2. 降低內(nèi)部干擾的措施

(1) 元器件布局： 元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號(hào)部分，高速數(shù)字電路部分，噪聲源部分(如繼電器，大電流開關(guān)等)這三部分合理地分開，使相互間的信號(hào)耦合為最小。

(2) 電源線設(shè)計(jì)：根據(jù)印制線路板電流的大小，盡量加租電源線寬度，減少環(huán)路電阻。 同時(shí)、使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強(qiáng)抗噪聲能力。

(3) 地線設(shè)計(jì)：在電子設(shè)備中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結(jié)合起來使用，可解決大部分干擾問題(詳細(xì)方法見下節(jié)接地)。

(4) 退藕電容配置線路板設(shè)計(jì)的常規(guī)做法之一是在線路板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙?。退藕電容的一般配置原則是：

電源輸入端跨接10 ~100uf的電解電容器。如有可能，接100uF以上的更好。

原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)0.01pF的瓷片電容，如遇印制板空隙 不夠，可每4~8個(gè)芯片布置一個(gè)1 ~ 10pF的但電容。

對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，如 RAM、ROM存儲(chǔ)器件，應(yīng)在芯片 的電源線和地線之間直接接入退藕電容。

電容引線不能太長，尤其是高頻旁路電容不能有引線。

此外，還應(yīng)注意以下兩點(diǎn)：

在印制板中有接觸器、繼電器、 按鈕等元件時(shí).操作它們時(shí)均會(huì)產(chǎn)生較大火花放電，必須采用附圖所示的 RC 電路 來吸收放電電流。一般 R 取 1 ~ 2K，C取2.2 ~ 47UF。

CMOS的輸入阻抗很高， 且易受感應(yīng)，因此在使用時(shí)對(duì)不用端要接地或接正電源。

3. 降低外部干擾的措施有：

(1) 遠(yuǎn)離干擾源或進(jìn)行屏蔽處理;

(2) 運(yùn)用濾波器降低外界干擾。

七、 接地

接地分安全接地、工作接地，這里所談的是工作接地，設(shè)計(jì)接地點(diǎn)就是要盡可能減少各支路電流之間的相互耦合干擾，主要方法有：單點(diǎn)接地、串聯(lián)接地、平面接地。在電子設(shè)備中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結(jié)合起來使用，可解決大部分干擾問題。電子設(shè)備中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地(屏蔽地)、數(shù)字地(邏輯地)和模擬地等。在地線設(shè)計(jì)中應(yīng)注意以下幾點(diǎn)：

1. 正確選擇單點(diǎn)接地與多點(diǎn)接地

在低頻電路中，信號(hào)的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于10MHz時(shí)，地線阻抗變得很大，此時(shí)應(yīng)盡量降低地線阻抗，應(yīng)采用就近多點(diǎn)接地。高頻電路宜采用多點(diǎn)串聯(lián)接地，地線應(yīng)短而租，高頻元件周圍盡量用柵格狀大面積地箔。當(dāng)工作頻率在1～10MHz時(shí)，如果采用一點(diǎn)接地，其地線長度不應(yīng)超過波長的1/20，否則應(yīng)采用多點(diǎn)接地法。

2.將數(shù)字電路與模擬電路分開

電路板上既有高速邏輯電路，又有線性電路，應(yīng)使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。要盡量加大線性電路的接地面積。

3. 盡量加粗接地線

若接地線很細(xì)，接地電位則隨電流的變化而變化，致使電子設(shè)備的定時(shí)信號(hào)電平不穩(wěn)，抗噪聲性能變壞。因此應(yīng)將接地線盡量加粗。

4. 將接地線構(gòu)成閉環(huán)路

設(shè)計(jì)只由數(shù)字電路組成的印制電路板的地線系統(tǒng)時(shí)，將接地線做成閉環(huán)路可以明顯的提高抗噪聲能力。其原因在于：印制電路板上有很多集成電路元件，尤其遇有耗電多的元件時(shí)，因受接地線粗細(xì)的限制，會(huì)在地結(jié)上產(chǎn)生較大的電位差，引起抗噪聲能力下降，若將接地結(jié)構(gòu)成環(huán)路，則會(huì)縮小電位差值，提高電子設(shè)備的抗噪聲能力。