基于CPLD／FPGA的VHDL語(yǔ)言電路優(yōu)化設(shè)計(jì)

杜志傳，鄭建立

(上海理工大學(xué) 醫(yī)療器械與食品學(xué)院 上海 200093)

0 引 言

VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來(lái)的。它是一種面向設(shè)計(jì)、多層次的硬件描述語(yǔ)言，是集行為描述、RTL描述、門(mén)級(jí)描述功能為一體的語(yǔ)言，并已成為描述、驗(yàn)證和設(shè)計(jì)數(shù)字系統(tǒng)中最重要的標(biāo)準(zhǔn)語(yǔ)言之一。由于VHDL在語(yǔ)法和風(fēng)格上類似于高級(jí)編程語(yǔ)言，可讀性好，描述能力強(qiáng)，設(shè)計(jì)方法靈活，可移植性強(qiáng)，因此它已成為廣大EDA工程師的首選。目前，使用VHDL語(yǔ)言進(jìn)行CPLD/FPGA設(shè)計(jì)開(kāi)發(fā)，Altera和Lattice已經(jīng)在開(kāi)發(fā)軟件方面提供了基于本公司芯片的強(qiáng)大開(kāi)發(fā)工具。但由于VHDL設(shè)計(jì)是行為級(jí)設(shè)計(jì)，所帶來(lái)的問(wèn)題是設(shè)計(jì)者的設(shè)計(jì)思想與電路結(jié)構(gòu)相脫節(jié)，而且其在設(shè)計(jì)思路和編程風(fēng)格等方面也存在差異，這些差異會(huì)對(duì)系統(tǒng)綜合后的電路整體性能產(chǎn)生重要的影響。

在VHDL 語(yǔ)言電路優(yōu)化設(shè)計(jì)當(dāng)中，優(yōu)化問(wèn)題主要包括面積優(yōu)化和速度優(yōu)化。面積優(yōu)化是指CPLD/FPGA的資源利用率優(yōu)化，即用盡可能少的片內(nèi)資源實(shí)現(xiàn)更多電路功能;速度優(yōu)化是指設(shè)計(jì)系統(tǒng)滿足一定的速度要求，即用更多的片內(nèi)資源換取更快的處理速度，常用于視頻信號(hào)采集系統(tǒng)和通信系統(tǒng)之中。面積優(yōu)化和速度優(yōu)化通常是一對(duì)矛盾，一般情況下，速度指標(biāo)是首要的，在滿足速度要求的前提下，盡可能實(shí)現(xiàn)面積優(yōu)化。因此，本文結(jié)合在設(shè)計(jì)超聲探傷數(shù)據(jù)采集卡過(guò)程中的CPLD編程經(jīng)驗(yàn)，提出串行設(shè)計(jì)、防止不必要鎖存器的產(chǎn)生、使用狀態(tài)機(jī)簡(jiǎn)化電路描述、資源共享，利用E2PROM芯片節(jié)省片內(nèi)資源等方法對(duì)VHDL電路進(jìn)行優(yōu)化。

1 VHDL電路優(yōu)化設(shè)計(jì)的方法

優(yōu)化設(shè)計(jì)是可編成邏輯設(shè)計(jì)的精華所在，如何節(jié)省所占用的面積、如何提高設(shè)計(jì)的性能是可編成邏輯設(shè)計(jì)的核心，這兩點(diǎn)往往也成為一個(gè)設(shè)計(jì)甚至項(xiàng)目成敗的關(guān)鍵因素。下面結(jié)合超聲探傷數(shù)據(jù)采集卡設(shè)計(jì)過(guò)程中，并基于Altera公司的EPM7192 CPLD芯片的編程經(jīng)歷來(lái)論述VHDL電路的優(yōu)化方法。

1.1 采用串行設(shè)計(jì)代替并行設(shè)計(jì)

串行設(shè)計(jì)是指把原來(lái)單個(gè)時(shí)鐘周期內(nèi)完成的并行操作的邏輯功能分割出來(lái)，提取相同的功能單元，在時(shí)間上分時(shí)復(fù)用這些功能單元，在滿足系統(tǒng)速度要求的前提下，用多個(gè)時(shí)鐘周期來(lái)完成單個(gè)時(shí)鐘周期即可完成的功能。

根據(jù)項(xiàng)目的要求，超聲探傷數(shù)據(jù)采集卡要有5個(gè)模擬通道，每隔125μs就會(huì)采集到330個(gè)點(diǎn)。如果等5個(gè)超聲通道采樣結(jié)束后再進(jìn)行數(shù)據(jù)處理和傳輸，幾乎是不可能滿足該超聲探傷系統(tǒng)的實(shí)時(shí)性要求，而且數(shù)據(jù)量也遠(yuǎn)遠(yuǎn)超過(guò)ARM板上總線接口的傳輸速率2 MB/s。對(duì)于這么高的實(shí)時(shí)性要求，最好的解決辦法是在CPLD內(nèi)部進(jìn)行數(shù)據(jù)壓縮，即邊采集邊壓縮，以滿足系統(tǒng)使用的ARM板的總線速率要求。經(jīng)過(guò)系統(tǒng)評(píng)估，每個(gè)超聲通道只需保留一個(gè)最大值即可滿足系統(tǒng)的性能要求。在這里，通過(guò)在三個(gè)8位數(shù)A，B，C中找出最大值的例子來(lái)說(shuō)明串行設(shè)計(jì)方法的優(yōu)勢(shì)，代碼如下所示。

程序一是用并行方法設(shè)計(jì)，而程序二是采用串行方法設(shè)計(jì)。從表1的實(shí)驗(yàn)數(shù)據(jù)可見(jiàn)，采用串行方法以后，電路的優(yōu)化效果比較明顯。優(yōu)化前，程序一需要消耗38個(gè)宏單元(Micro Cell)，一個(gè)時(shí)鐘周期即可完成找最大值操作;優(yōu)化后，實(shí)現(xiàn)相同的邏輯功能程序二僅需要12個(gè)宏單元，但需要3個(gè)時(shí)鐘周期才能完成一次運(yùn)算，優(yōu)化率達(dá) 68.4%。值得注意的是，此方法是以速度換取資源的方法，只適用于對(duì)速度要求不高的系統(tǒng)。

1.2 防止不必要鎖存器的產(chǎn)生

在 VHDL設(shè)計(jì)中，使用語(yǔ)句不當(dāng)也是導(dǎo)致電路復(fù)雜化的原因之一，這使得綜合后的電路當(dāng)中存在很多不必要的鎖存器，降低電路的工作速度。因此，在設(shè)計(jì)一個(gè)邏輯電路時(shí)，設(shè)計(jì)人員應(yīng)該避免由于VHDL使用習(xí)慣的問(wèn)題，無(wú)意識(shí)地在電路中添加不必要的鎖存器。由于IF或者CASE語(yǔ)句較容易引入鎖存器，所以當(dāng)語(yǔ)句的判斷條件不能覆蓋所有可能的輸入值的時(shí)候，邏輯反饋就容易形成一個(gè)鎖存器。當(dāng)然，隨著高級(jí)編譯軟件的出現(xiàn)，如QuartusⅡ7.2，這樣的問(wèn)題通過(guò)編譯軟件已經(jīng)得到很好的解決。對(duì)一個(gè)設(shè)計(jì)人員而言，有意識(shí)地防止不必要鎖存器的產(chǎn)生可以加快編譯速度。

在超聲探傷數(shù)據(jù)采集卡VHDL程序設(shè)計(jì)當(dāng)中，涉及10 MHz系統(tǒng)時(shí)鐘clk的同步D觸發(fā)器的設(shè)計(jì)，即每當(dāng)clk時(shí)鐘信號(hào)的上升沿到來(lái)時(shí)，將輸入信號(hào)in的值賦給輸出信號(hào)out，代碼如下所示。

通過(guò)對(duì)比，程序四比程序三只多了一條空語(yǔ)句，但這樣做可有效防止綜合器生成不必要鎖存器，并提高電路的工作速度。

1.3 使用狀態(tài)機(jī)簡(jiǎn)化電路描述

由于狀態(tài)機(jī)的結(jié)構(gòu)模式簡(jiǎn)單，有相對(duì)固定的設(shè)計(jì)模板，特別是VHDL支持定義符號(hào)化枚舉類型狀態(tài)，這就為VHDL綜合器充分發(fā)揮其強(qiáng)大的優(yōu)化功能提供了有利條件。因此采用狀態(tài)機(jī)比較容易地設(shè)計(jì)出高性能的時(shí)序邏輯模塊，在超聲探傷數(shù)據(jù)采集卡的CPLD程序設(shè)計(jì)中，使用有限元狀態(tài)機(jī)(FSM)設(shè)計(jì)CY7CA225 1K×16 b FIFO芯片的讀寫(xiě)控制模塊，并且達(dá)到很好的效果，邏輯轉(zhuǎn)換圖如圖1所示。實(shí)踐證明，實(shí)現(xiàn)相同的邏輯功能，使用狀態(tài)機(jī)設(shè)計(jì)能使設(shè)計(jì)的電路得到更好的優(yōu)化。

1.4 資源共享

資源共享的思想是通過(guò)使用數(shù)據(jù)緩沖器或多路選擇器等方法來(lái)共享數(shù)據(jù)通道中占用資源較多的模塊，如算法單元。通過(guò)共享電路單元模塊可有效提高芯片內(nèi)部資源的利用率，達(dá)到優(yōu)化電路的目的。

1.5 利用E2PROM芯片節(jié)省片內(nèi)資源

在用VHDL進(jìn)行項(xiàng)目開(kāi)發(fā)的過(guò)程中，經(jīng)常需要存儲(chǔ)一些配置參數(shù)值。理論上講，每存儲(chǔ)一個(gè)字節(jié)的配置參數(shù)需要使用8個(gè)CPLD宏單元，因此在CPLD內(nèi)部存儲(chǔ)這些參數(shù)并不是好的方案，除非使用的CPLD芯片已集成了E2PROM存儲(chǔ)單元。例如，在設(shè)計(jì)超聲探傷系統(tǒng)的數(shù)據(jù)采集卡的過(guò)程中，每個(gè)通道的采樣數(shù)都需要保存在CPLD里面。由于項(xiàng)目初期芯片選型不當(dāng)，選擇一款EPM7192S160-15，該款芯片內(nèi)部只有192個(gè)宏單元，因此考慮把參數(shù)存儲(chǔ)在外擴(kuò)的 E2PROM芯片24WC02中。經(jīng)實(shí)驗(yàn)證明，在CPLD內(nèi)部實(shí)現(xiàn)一個(gè)I2C控制器僅需要43個(gè)宏單元。由此可見(jiàn)，當(dāng)初始化參數(shù)大于5個(gè)的時(shí)候，通過(guò)外擴(kuò) E2PROM芯片來(lái)存儲(chǔ)配置參數(shù)是可行的，只需在CPLD/FPGA芯片內(nèi)實(shí)現(xiàn)I2C控制器即可方便地讀寫(xiě)E2PROM存儲(chǔ)芯片。

2 結(jié)語(yǔ)

使用VHDL進(jìn)行CPLD/FPGA電路設(shè)計(jì)時(shí)，要根據(jù)實(shí)際項(xiàng)目的具體情況，合理地劃分項(xiàng)目功能，并用VHDL實(shí)現(xiàn)相應(yīng)的功能模塊。用模塊來(lái)構(gòu)建系統(tǒng)，可有效地優(yōu)化模塊間的結(jié)構(gòu)和減少系統(tǒng)的冗余度，并在模塊設(shè)計(jì)過(guò)程中始終貫徹以上的優(yōu)化設(shè)計(jì)原則，借助于強(qiáng)大的綜合開(kāi)發(fā)軟件進(jìn)行優(yōu)化，才能達(dá)到最優(yōu)化電路的目的。