ARM MPCore --(1)

1. Barriers and Synchronization

DSB -- Data Synchronization Barrier

DMB -- Data Memory Barrier

2. Cluster

Cortex-A15 MPCore，結(jié)合AMBA 4 ACE,支持多個(gè)coherent clusters.

使用Snoop Control Unit同步每個(gè)Core各自的L1 Data Cache內(nèi)容,並以Distributed Interrupt Controller支援既有的ARM Interrupts,每個(gè)處理器都有一個(gè)專屬的Timer與WatchDog,支援Level 2 AMBA(AXI high-speed Advanced Microprocessor Bus Architecture)介面,每個(gè)處理器都有一個(gè)Integral EmbeddedICE-RT Logic用以提供JTAG除錯(cuò)介面,與各自的Pipeline,Branch Prediction with Return Stack,與CoProcessors 14 and 15,每個(gè)處理器都有自己的MMU (Instruction and Data Memory Management Units),主要的差異在於處理器對(duì)分頁的處理不是直接跟單核心架構(gòu)一樣去操作TLB,而是每個(gè)處理器都維護(hù)自己的Micro TLB,並透過共用的Main TLB同步,每個(gè)處理器都有L1 Instruction/Data Cache,每個(gè)處理器都具備對(duì)外的32-bit Instruction Interface與64-bit Data Cache,每個(gè)處理器都支援硬體的Data Cache Coherence,每個(gè)處理器都可提供Vector Floating-Point (VFP) Coprocessor .