ARM 串口驅(qū)動(dòng)本質(zhì)

1.LPC2000 系列芯片的串口的接收模塊包括接收緩沖寄存器和移位寄存器。接收的數(shù)據(jù)進(jìn)入移位寄存器后經(jīng)移位處理并行傳入緩沖寄存器，事實(shí)上，UART的FIFO是一個(gè)硬件環(huán)形的緩沖隊(duì)列，物理上不可尋址，不可見，僅U0RBR這個(gè)FIFO出口可見。U0RBR就是接收FIFO的第一位。FIFO的長(zhǎng)度是可設(shè)的，也叫觸發(fā)點(diǎn)，低于這個(gè)長(zhǎng)度的字符串不會(huì)引起中斷，但在實(shí)際應(yīng)用中，不可能串口讀入的數(shù)據(jù)長(zhǎng)度總為觸發(fā)點(diǎn)值的整數(shù)倍，為此，引入了CTI即字符接收超時(shí)中斷，當(dāng)有不足觸發(fā)點(diǎn)值規(guī)定的字符串讀入時(shí)，將引起中斷，其與串口的RDA中斷具有相同的優(yōu)先級(jí)，并會(huì)同時(shí)被使能。
2.那么，LPC2000的UART機(jī)制是如何判斷串口讀入數(shù)據(jù)的一次性容量呢？如果接收FIFO里已經(jīng)有了1個(gè)字符，它可在一定的時(shí)間內(nèi)等待下一個(gè)字符的讀入，也就是說，不超過一定的時(shí)間就不會(huì)觸發(fā)CTI中斷，這個(gè)時(shí)間是在本次通訊協(xié)議設(shè)置的前提下，接收3.5到4.5個(gè)字符所用的時(shí)間。比如，需串口接收GPRS數(shù)傳狀態(tài)成功建立后的返回值“Ok_Info_WaitingForData”22個(gè)字符組成的字符串，F(xiàn)IFO觸發(fā)點(diǎn)設(shè)置為14，在前14個(gè)字符讀入之后，立即觸發(fā)RDA中斷，跳轉(zhuǎn)至RDA中斷服務(wù)子程序?qū)⑦@14個(gè)字符放入我所預(yù)設(shè)的緩沖區(qū)內(nèi)，接著，后8個(gè)字符讀入，這時(shí)CPU并不立刻中斷，它需等待在本次通訊協(xié)議設(shè)置的前提下，接收3.5到4.5個(gè)字符所用的時(shí)間（需具體計(jì)算），這個(gè)時(shí)間一到，立刻觸發(fā)CTI中斷，換句話說，超過這個(gè)時(shí)間的等待，CPU就認(rèn)為一個(gè)完整的字符串已經(jīng)結(jié)束了，這才是字符串超時(shí)的真正含義。

U0RBR：接收器緩存寄存器

訪問時(shí)，先要設(shè)定 U0LCR 的除數(shù)鎖存訪問位(DLAB)為 0。因?yàn)?，U0DLL 與U0RBR/U0THR 在同一地址上。

DLAB = 1 時(shí)，選擇 U0DLL 和 U0DLM (U0DLM 和 U0IER 在同一個(gè)地址上)；

DLAB = 0 時(shí)，選擇 U0RBR/U0THR 和 U0IER。

U0DLL 和 U0DLM：

構(gòu)成一個(gè) 16 位的除數(shù)。

VPB時(shí)鐘(pclk) 是產(chǎn)生波特率的時(shí)鐘源，波特率時(shí)鐘源必須是波特率的16倍，于是有：

baud_rate = pclk/(16*設(shè)定的除數(shù))

UART0 的中斷：

有 4 個(gè)中斷，分別是：

RBR 中斷； THRE 中斷； Rx 線中斷；

其中 RBR 中斷里面包含有2個(gè)中斷：數(shù)據(jù)可用RDA中斷 和 接收超時(shí) CTI 中斷。

FAQ一：

1、什么是 RDA 中斷?

當(dāng)接收的有效數(shù)據(jù)到達(dá)接收FIFO設(shè)置寄存器(U0FCR)中設(shè)置的觸發(fā)點(diǎn)時(shí)，RDA中斷被激活。

U0FCR[7:6]=00 觸發(fā)點(diǎn) 0(1字節(jié))； U0FCR[7:6]=01 觸發(fā)點(diǎn) 1(4字節(jié))；

U0FCR[7:6]=01 觸發(fā)點(diǎn) 2(8字節(jié))；U0FCR[7:6]=01 觸發(fā)點(diǎn) 1(14字節(jié))；

發(fā)生中斷后，U0IIR[3:0] 內(nèi)容為：0100。

如果發(fā)生中斷后，讀一下 U0RAR 寄存器，那么就會(huì)得到最早到達(dá)的數(shù)據(jù)。這時(shí)，F(xiàn)IFO 中的有效數(shù)據(jù)小于預(yù)定觸發(fā)點(diǎn)，清零 RDA 中斷。

該中斷的優(yōu)先級(jí)為 2 。

2、什么是 CTI 中斷?

在接收 FIFO 中，有效的數(shù)據(jù)少于觸發(fā)個(gè)數(shù)時(shí)，但至少有一個(gè)時(shí)，如果長(zhǎng)時(shí)間沒有數(shù)據(jù)到達(dá)，將觸發(fā) CTI 中斷。這里所說的“長(zhǎng)時(shí)間”是指在 接收 3.5~4.5 個(gè)字節(jié)所需要的時(shí)間。發(fā)生中斷，則U0IIR[3:0] 內(nèi)容為：1100。在中斷后，若從 U0RBR 中讀取接收FIFO中的數(shù)據(jù)，或者有新的數(shù)據(jù)送入接收FIFO中，這都將清零 CTI 中斷。

該中斷的優(yōu)先級(jí)為 2。

3、什么是 THRE 中斷？

THRE中斷是發(fā)送中斷。發(fā)生 THRE 中斷的前提條件是FIFO 必須為空。

假設(shè)剛剛發(fā)生了一次 THRE 中斷，也就是說這時(shí) FIFO 中為空。那么現(xiàn)在往 FIFO 中寫入 1 個(gè)字節(jié)的數(shù)據(jù)，因?yàn)镕IFO本來是空的，那這個(gè)字節(jié)的數(shù)據(jù)就會(huì)被直接寫到移位寄存器 U0TSR中，這時(shí) FIFO 肯定又是空的。此后，如果在發(fā)送完之前那個(gè)字節(jié)和停止位后，若還沒有數(shù)據(jù)進(jìn)來，就會(huì)觸發(fā) THRE 中斷了。那為什么要等這段時(shí)間呢？因?yàn)槿绻⒓串a(chǎn)生中斷，而同時(shí)又有數(shù)據(jù)要進(jìn)來，則中斷就會(huì)打斷數(shù)據(jù)的傳送。

假設(shè)，原本 FIFO 中已經(jīng)有2個(gè)或2個(gè)以上的數(shù)據(jù)，那么FIFO送出這兩個(gè)數(shù)據(jù)后就空掉了，那就會(huì)立即觸發(fā)中斷。

當(dāng) THRE 中斷為當(dāng)前有效的最高優(yōu)先級(jí)中斷時(shí)，往 U0THR 寫數(shù)據(jù)，或者對(duì) U0IIR 的讀操作，將使 HTRE中斷復(fù)位。

在U0IIR 中，THRE的中斷代碼為：0110。

該中斷的優(yōu)先級(jí)為 3 。

4、什么是 RLS 中斷。

RLS中斷優(yōu)先級(jí)最高。它發(fā)生在 UART0 產(chǎn)生了四個(gè)錯(cuò)誤中的任何一個(gè)時(shí)。這四個(gè)錯(cuò)誤是：

溢出錯(cuò)誤(OE)、 奇偶錯(cuò)誤(PE)、 幀錯(cuò)誤(FE)、間隔中斷(BI)

發(fā)生RLS中斷時(shí)，通過查看 線狀態(tài)寄存器 U0LSR[4:1] 就可以知道是由于那個(gè)錯(cuò)誤觸發(fā)了 RLS 中斷。讀取 U0LSR 時(shí)清除該中斷。

FAQ二：

1、什么是 OE 溢出？

接收時(shí)，在 U0RBR 寄存器中已經(jīng)有新的字符就緒，而此時(shí)接收 FIFO 正好滿了，就產(chǎn)生了溢出。這時(shí) U0LSR[1]

= 1，另觸發(fā) RLS 中斷。

2、什么是奇偶錯(cuò)誤？

奇偶校驗(yàn)錯(cuò)誤是在使能奇偶校驗(yàn)之后，對(duì)所有接收的數(shù)據(jù)都進(jìn)行奇偶校驗(yàn)，如果與 線狀態(tài)控制器U0LCR 中的設(shè)置不符，將引起奇偶校驗(yàn)錯(cuò)誤。（數(shù)據(jù)位+校驗(yàn)位)

U0LCR[3] = 1 使能奇偶產(chǎn)生和校驗(yàn)；0，則禁止。

U0LCR[5:4] = 00 奇數(shù)校驗(yàn)； U0LCR[5:4] = 01 偶數(shù)校驗(yàn)； U0LCR[5:4] = 10 強(qiáng)制為 1；

U0LCR[5:4] = 11 強(qiáng)制為0。

強(qiáng)制為1或強(qiáng)制為0的意思就是強(qiáng)制校驗(yàn)必為奇或必為偶。

3、什么是幀錯(cuò)誤？

當(dāng)接收字符的停止位為 0 時(shí)，產(chǎn)生幀錯(cuò)誤

4、什么是間隔錯(cuò)誤？

在發(fā)送數(shù)據(jù)時(shí)，如果RXD0引腳保持低電平，將產(chǎn)生間隔中斷。發(fā)生間隔中斷后，接收模塊停止數(shù)據(jù)接收。