S3C2440的SDRAM驅動

S3C2440對外引出了27根地址線ADDR0~ADDR26，它最多能夠尋址128MB，而S3C2440的尋址空間可以達到1GB，這是由于S3C2440將1GB的地址空間分成了8個BANKS（Bank0~Bank7），其中每一個BANK對應一根片選信號線nGCS0~nGCS7，當訪問BANKx的時候，nGCSx管腳電平拉低，用來選中外接設備，S3C2440通過8根選信號線和27根地址線，就可以訪問1GB。如圖2-48所示。

圖2-48 S3C2440存儲器BANK

如圖所示，左側圖對應不使用Nandflash啟動時(通過跳線設置)，存儲器Bank分布圖，通常在這種啟動方式里選擇Norflash啟動，將Norflash焊接在Bank0，系統(tǒng)上電后，CPU從Bank0的開始地址0x00000000開始取指運行。

上圖右側是選擇從Nandflash引導啟動(通過跳線設置)，系統(tǒng)上電后，CPU會自動將Nandflash里前4K的數(shù)據(jù)復制到S3C2440內部一個4K大小SRAM類型存儲器里（叫做Steppingstone），然后從Steppingstone取指啟動。

其中Bank0~Bank5可以焊接ROM或SRAM類型存儲器，Bank6~Bank7可以焊接ROM，SRAM，SDRAM類型存儲器，也就是說，S3C2440的SDRAM內存應該焊接在Bank6~Bank7上，最大支持內存256M，Bank0~Bank5通常焊接一些用于引導系統(tǒng)啟動小容量ROM，具體焊接什么樣存儲器，多大容量，根據(jù)每個開發(fā)板生產(chǎn)商不同而不同，比如MINI2440開發(fā)板將2M的Norflash焊接在了Bank0上，用于存放系統(tǒng)引導程序Bootloader，將兩片32M，16Bit位寬SDRAM內存焊接在Bank6和Bank7上，并聯(lián)形成64M，32位內存。

由于S3C2440是32位芯片，理論上講可以達到4GB的尋址范圍，除去上述8個BANK用于連接外部設備，還有一部分的地址空間是用于設備特殊功能寄存器，其余地址沒有被使用。

表2-14 S3C2440設備寄存器地址空間

1.1.2SDRAM內存工作原理

SDRAM的內部是一個存儲陣列。陣列就如同表格一樣，將數(shù)據(jù)“填”進去。在數(shù)據(jù)讀寫時和表格的檢索原理一樣，先指定一個行（Row），再指定一個列（Column），我們就可以準確地找到所需要的單元格，這就是內存芯片尋址的基本原理，如圖2-49所示。

圖2-49內存行，列地址尋址示意圖

這個單元格（存儲陣列）就叫邏輯Bank（Logical Bank，下文簡稱L-Bank）。由于技術、成本等原因，不可能只做一個全容量的L-Bank，而且最重要的是，由于SDRAM的工作原理限制，單一的L-Ban k將會造成非常嚴重的尋址沖突，大幅降低內存效率。所以人們在SDRAM內部分割成多個L-Bank，目前基本都是4個（這也是SDRAM規(guī)范中的最高L-Bank數(shù)量），由此可見，在進行尋址時就要先確定是哪個L-Bank，然后在這個選定的L-Bank中選擇相應的行與列進行尋址。因此對內存的訪問，一次只能是一個L-Bank工作。如圖2-50：

圖2-50內存存儲單元

當對內存進行操作時（見下圖），先要確定操作L-Bank，因此要對L-Bank進行選擇。在內存芯片的外部管腳上多出了兩個管腳BA0, BA1，用來片選4個L-Bank。如前所述，32位的地址長度由于其存儲結構特點，分成了行地址和列地址。通過下面的內存結構圖可知，內存外接管腳地址線只有13根地址線A0~A12，它最多只能尋址8M內存空間，到底使用什么機制來實現(xiàn)對64M內存空間進行尋址的呢？SDRAM的行地址線和列地址線是分時復用的，即地址要分兩次送出，先送出行地址（nSRAS行有效操作），再送出列地址（nSCAS列有效操作）。這樣，可以大幅度減少地址線的數(shù)目，提高器件的性能和制作工藝復雜度。但尋址過程也會因此而變得復雜。實際上，現(xiàn)在的SDRAM一般都以L-Bank為基本尋址對象的。由L-Bank地址線BAn控制L-Bank間的選擇，行地址線和列地址線貫穿連接所有的L-Bank，每個L-Bank的數(shù)據(jù)的寬度和整個存儲器的寬度相同，這樣，可以加快數(shù)據(jù)的存儲速度。同時，BAn還可以使未被選中的L-Bank工作于低功耗的模式下，從而降低器件的功耗。

圖2-51 HY57561620內部結構圖

開發(fā)板內存控制器管腳接線（以MINI2440開發(fā)板為例）：

（1）確定BA0、BA1的接線

表2-15 BA0、BA1接線

Bank Size:外接內存容量大?。℉Y57561620是4Mbit*16bit*4Bank*2Chips/8=64MB）

Bus Width:總線寬度 （兩片16位HY57561620，并聯(lián)成32位）
Base Component：單個芯片容量(bit)（256Mb）
Memory Configration：內存配置(（4M*16*4banks）*2Chips )

由硬件手冊Bank Address管腳連接配置表可知，使用A[25:24]兩根地址線作為Bank片選信號，正好兩根接線可以片選每個存儲單元的4個BANKS。

（2）確定其它接線

SDRAM內存是焊接在BANK6~BANK7上的，其焊接管腳，如圖2-52：

圖2-52 S3C2440 16位寬內存芯片

上圖是S3C2440提供的兩片16位芯片并聯(lián)連接示意圖，An是CPU地址總線，其中A2~A14為內存芯片尋址總線，之所以地址尋址總線從A2開始是因為內存地址都是按字節(jié)對齊的，，A24，A25為L-Bank片選信號，Dn為CPU數(shù)據(jù)總線，其它為對應控制信號線。

表2-16內存芯片各管腳說明

我們通過S3C2440 16位寬內存芯片接線圖可以看出，兩片內存芯片只有兩個地方不一樣，LDQM, UDQM和數(shù)據(jù)總線DQn接線方式不一樣。

由于存儲芯片位寬為16位，一次可以進行兩個字節(jié)的讀取。但是，通常操作系統(tǒng)里最小尋址單位是1字節(jié)，因此內存控制器必須要保證可以訪問內存里每一個字節(jié)。UDQM，LDQM分別代表16位數(shù)據(jù)的高，低字節(jié)讀取信號，

當讀取數(shù)據(jù)時，LDQM /UDQM分別用來控制16位數(shù)據(jù)中高低字節(jié)能否被讀取，當LDQM /UDQM為低電平時，對應的高/低字節(jié)就可以被讀取，如果LDQM /UDQM為高電平時，對應的高/低字節(jié)就不能被讀取。

當向內存里寫入數(shù)據(jù)時，LDQM /UDQM控制數(shù)據(jù)能否被寫入，當LDQM /UDQM為低電平時，對應的高/低字節(jié)就可以被寫入，如果LDQM /UDQM為高電平時，對應的高/低字節(jié)就不能被寫入。通過對LDQM /UDQM信號的控制可以控制對兩個存儲芯片存儲數(shù)據(jù)，由于兩個存儲單元的地址線是通用的，他們都能接收到CPU發(fā)出的地址信號，但是，發(fā)給兩個存儲單元的LDQM /UDQM信號是不同的，以此來區(qū)分一個字的高低字節(jié)。

S3C2440A為32位CPU，也就是說其數(shù)據(jù)總線和地址總線寬度都是32位（可以理解為32根線一端連接CPU內部，另外一端連接向內存控制器），那么內存數(shù)據(jù)的輸入/輸出端也要保證是32位總線，MINI2440上采用兩片16位寬總線內存芯片并聯(lián)構成32位總線。其中一個芯片連接到CPU數(shù)據(jù)總線的低16位，另外一個芯片連接到數(shù)據(jù)總線上的高16位，并聯(lián)成32位總線，因此兩個芯片的輸入/輸出總線連接到CPU總線上的不同管腳上。

1.1.3SDRAM的讀操作

SDRAM進行讀操作時，先向地址線上送上要讀取數(shù)據(jù)的地址，通過前面的知識了解到，地址被分成3部分，行地址，列地址，L-Bank片選信號。片選（L-Bank的定址）操作和行有效操作可以同時進行。

在CS、L-Bank定址的同時，RAS（nSRAS行地址選通信號）也處于有效狀態(tài)。此時An地址線則發(fā)送具體的行地址。A0~A12，共有13根地址線（可表示8192行），A0~A12的不同數(shù)值就確定了具體的行地址。由于行有效的同時也是相應L-Bank有效，所以行有效也可稱為L-Bank有效。

行地址確定之后，就要對列地址進行尋址了。但是，地址線仍然是行地址所用的A0~A12。沒錯，在SDRAM中，行地址與列地址線是復用的。列地址復用了A0~A8，共9根（可表示512列）。那么，讀/寫的命令是怎么發(fā)出的呢？其實沒有一個信號是發(fā)送讀或寫的明確命令的，而是通過芯片的可寫狀態(tài)的控制來達到讀/寫的目的。顯然WE信號（nWE）就是一個關鍵。WE無效時，當然就是讀取命令。有效時，就是寫命令。

SDRAM基本操作命令,通過各種控制/地址信號的組合來完成（H代表高電平，L代表低電平，X表示高，低電平均沒有影響）。此表中，除了自刷新命令外，所有命令都是默認CKE（SCKEl輸入時鐘頻率有效）有效。列尋址信號與讀寫命令是同時發(fā)出的。雖然地址線與行尋址共用，但CAS（nSCAS列地址選通信號）信號則可以區(qū)分開行與列尋址的不同，配合A0~A8，A9~A11來確定具體的列地址。

讀取命令與列地址一塊發(fā)出（當WE為低電平是即為寫命令）然而，在發(fā)送列讀寫命令時必須要與行有效命令有一個間隔，這個間隔被定義為tRCD，即RAS to CAS Delay（RAS至CAS延遲），這個很好理解，在地址線上送完行地址之后，要等到行地址穩(wěn)定定位后再送出列地址，tRCD是SDRAM的一個重要時序參數(shù)，相關數(shù)值參看對應芯片硬件手冊。通常tRCD以時鐘周期（tCK，Clock Time）數(shù)為單位，比如筆者MINI2440所用內存芯片里面寫到tRCD為20nst，如果將來內存工作在100MHz，那么RCD至少要為2個時鐘周期，RCD=2。

圖2-53SDRAM讀操作時序圖

在選定列地址后，就已經(jīng)確定了具體的存儲單元，剩下就是等待數(shù)據(jù)通過數(shù)據(jù)I/O通道（DQ）輸出到內存數(shù)據(jù)總線上了。但是在列地址選通信號CAS發(fā)出之后，仍要經(jīng)過一定的時間才能有數(shù)據(jù)輸出，從CAS與讀取命令發(fā)出到第一筆數(shù)據(jù)輸出的這段時間，被定義為CL（CAS Latency，CAS潛伏期）。由于CL只在讀取時出現(xiàn)，所以CL又被稱為讀取潛伏期（RL，Read Latency）。CL的單位與tRCD一樣，也是時鐘周期數(shù)，具體耗時由時鐘頻率決定（筆者官方手冊CL=3）。不過，CAS并不是在經(jīng)過CL周期之后才送達存儲單元。實際上CAS與RAS一樣是瞬間到達的。由于芯片體積的原因，存儲單元中的電容容量很小，所以信號要經(jīng)過放大來保證其有效的識別性，這個放大/驅動工作由S-AMP負責。但它要有一個準備時間才能保證信號的發(fā)送強度，這段時間我們稱之為tAC（Access Time from CLK，時鐘觸發(fā)后的訪問時間）。

1.1.4SDRAM預充電操作

從存儲體的結構圖上可以看出，原本邏輯狀態(tài)為1的電容在讀取操作后，會因放電而變?yōu)檫壿?。由于SDRAM的尋址具有獨占性，所以在進行完讀寫操作后，如果要對同一L-Bank的另一行進行尋址，就要將原先操作行關閉，重新發(fā)送行/列地址。在對原先操作行進行關閉時，DRAM為了在關閉當前行時保持數(shù)據(jù)，要對存儲體中原有的信息進行重寫，這個充電重寫和關閉操作行過程叫做預充電，發(fā)送預充電信號時，意味著先執(zhí)行存儲體充電，然后關閉當前L-Bank操作行。預充電中重寫的操作與刷新操作（后面詳細介紹）一樣，只不過預充電不是定期的，而只是在讀操作以后執(zhí)行的。

1.1.5SDRAM突發(fā)操作

突發(fā)（Burst）是指在同一行中相鄰的存儲單元連續(xù)進行數(shù)據(jù)傳輸?shù)姆绞?，連續(xù)傳輸所涉及到存儲單元（列）數(shù)量就是突發(fā)長度（Burst Length，簡稱BL）。

在目前，由于內存控制器一次讀/寫P-Bank位寬的數(shù)據(jù)，也就是8個字節(jié)，但是在現(xiàn)實中小于8個字節(jié)的數(shù)據(jù)很少見，所以一般都要經(jīng)過多個周期進行數(shù)據(jù)的傳輸，上文寫到的讀/寫操作，都是一次對一個存儲單元進行尋址，如果要連續(xù)讀/寫，還要對當前存儲單元的下一單元進行尋址，也就是要不斷的發(fā)送列地址與讀/寫命令（行地址不變，所以不用再對地尋址）。雖然由于讀/寫延遲相同可以讓數(shù)據(jù)傳輸在I/O端是連續(xù)的，但是它占用了大量的內存控制資源，在數(shù)據(jù)進行連續(xù)傳輸時無法輸入新的命令效率很低。為此，引入了突發(fā)傳輸機制，只要指定起始列地址與突發(fā)長度，內存就會依次自動對后面相應長度數(shù)據(jù)的數(shù)據(jù)存儲單元進行讀/寫操作而不再需要控制器連續(xù)地提供列地址，這樣，除了第一筆數(shù)據(jù)的傳輸需要若干個周期（主要是之間的延遲，一般的是tRCD + CL）外，其后每個數(shù)據(jù)只需一個周期即可。

總結下：

SDRAM的基本讀操作需要控制線和地址線相配合地發(fā)出一系列命令來完成。先發(fā)出芯片有效命令（ACTIVE），并鎖定相應的L-BANK地址（BA0、BA1給出）和行地址（A0～A12給出）。芯片激活命令后必須等待大于tRCD(SDRAM的RAS到CAS的延遲指標)時間后，發(fā)出讀命令。CL（CAS延遲值）個時鐘周期后，讀出數(shù)據(jù)依次出現(xiàn)在數(shù)據(jù)總線上。在讀操作的最后，要向SDRAM發(fā)出預充電（PRECHARGE）命令，以關閉已經(jīng)激活的L-BANK。等待tRP時間（PRECHAREG命令后，相隔tRP時間，才可再次訪問該行）后，可以開始下一次的讀、寫操作。SDRAM的讀操作支持突發(fā)模式（Burst Mode），突發(fā)長度為1、2、4、8可選。

1.1.6SDRAM寫操作

SDRAM的基本寫操作也需要控制線和地址線相配合地發(fā)出一系列命令來完成。先發(fā)出芯片有效命令，并鎖定相應的L-BANK地址（BA0、BA1給出）和行地址（A0～A12給出）。芯片有效命令發(fā)出后必須等待大于tRCD的時間后，發(fā)出寫命令數(shù)據(jù)，待寫入數(shù)據(jù)依次送到DQ（數(shù)據(jù)線）上。在最后一個數(shù)據(jù)寫入后，延遲tWR時間。發(fā)出預充電命令，關閉已經(jīng)激活的頁。等待tRP時間后，可以展開下一次操作。寫操作可以有突發(fā)寫和非突發(fā)寫兩種。突發(fā)長度同讀操作。

圖2-54 SDRAM寫操作時序圖

1.1.7SDRAM的刷新

SDRAM之所以成為DRAM就是因為它要不斷進行刷新（Refresh）才能保留住數(shù)據(jù)，因此它是SDRAM最重要的操作。

刷新操作與預充電中重寫的操作一樣，都是用S-AMP先讀再寫。但為什么有預充電操作還要進行刷新呢？因為預充電是對一個或所有L-Bank中的工作行操作，并且是不定期的，而刷新則是有固定的周期，依次對所有行進行操作，以保留那些很長時間沒經(jīng)歷重寫的存儲體中的數(shù)據(jù)。但與所有L-Bank預充電不同的是，這里的行是指所有L-Bank中地址相同的行，而預充電中各L-Bank中的工作行地址并不是一定是相同的。那么要隔多長時間重復一次刷新呢？目前公認的標準是，存儲體中電容的數(shù)據(jù)有效保存期上限是64ms（毫秒，1/1000秒），也就是說每一行刷新的循環(huán)周期是64ms。這樣刷新時間間隔就是：64m/行數(shù)s。我們在看內存規(guī)格時，經(jīng)常會看到4096 Refresh Cycles/64ms或8192 Refresh Cycles/64ms的標識，這里的4096與8192就代表這個芯片中每個L-Bank的行數(shù)。刷新命令一次對一行有效，刷新間隔也是隨總行數(shù)而變化，4096行時為15.625μs（微秒，1/1000毫秒），8192行時就為7.8125μs。刷新操作分為兩種：Auto Refresh，簡稱AR與Self Refresh，簡稱SR。不論是何種刷新方式，都不需要外部提供行地址信息，因為這是一個內部的自動操作。對于AR，SDRAM內部有一個行地址生成器（也稱刷新計數(shù)器）用來自動的依次生成行地址。由于刷新是針對一行中的所有存儲體進行，所以無需列尋址，或者說CAS在RAS之前有效。所以，AR又稱CBR（CAS Before RAS，列提前于行定位）式刷新。由于刷新涉及到所有L-Bank，因此在刷新過程中，所有L-Bank都停止工作，而每次刷新所占用的時間為9個時鐘周期（PC133標準），之后就可進入正常的工作狀態(tài)，也就是說在這9個時鐘期間內，所有工作指令只能等待而無法執(zhí)行。64ms之后則再次對同一行進行刷新，如此周而復始進行循環(huán)刷新。顯然，刷新操作肯定會對SDRAM的性能造成影響，但這是沒辦法的事情，也是DRAM相對于SRAM（靜態(tài)內存，無需刷新仍能保留數(shù)據(jù)）取得成本優(yōu)勢的同時所付出的代價。SR則主要用于休眠模式低功耗狀態(tài)下的數(shù)據(jù)保存，這方面最著名的應用就是STR（Suspend to RAM，休眠掛起于內存）。在發(fā)出AR命令時，將CKE置于無效狀態(tài)，就進入了SR模式，此時不再依靠系統(tǒng)時鐘工作，而是根據(jù)內部的時鐘進行刷新操作。在SR期間除了CKE之外的所有外部信號都是無效的（無需外部提供刷新指令），只有重新使CKE有效才能退出自刷新模式并進入正常操作狀態(tài)。

SDRAM相關寄存器：

（1）BWSCON寄存器（BUS WIDTH & WAIT CONTROL REGISTER）

表2-17 SDRAM控制寄存器（BWSCON）

根據(jù)開發(fā)板的存儲器配置和芯片型號，設置每個BANK焊接芯片的位寬和等待狀態(tài)

BWSCON，每4位對應一個BANK，這4位分別表示：

lSTx：啟動/禁止SDRAM的數(shù)據(jù)掩碼引腳（UB/LB），SDRAM沒有高低位掩碼引腳，此位為0，SRAM連接有UB/LB管腳，設置為1

注：UB/LB數(shù)據(jù)掩碼引腳用來控制芯片讀取/寫入的高字節(jié)和低字節(jié)（對比硬件手冊SDRAM和SRAM的接線圖）

lWSx：是否使用存儲器的WAIT信號，通常設為0

lDWx：設置焊接存儲器芯片的位寬，筆者開發(fā)板使用兩片容量為32M，位寬為16的SDRAM組成64M，32位存儲器，因此DW7，DW6位設置為0b10，其它BANK不用設置采用默認值即可。

lBANK0對應的是系統(tǒng)引導BANK，這4位比較特殊，它的設置是由硬件跳線決定的，因此不用設置

lBWSCON設置結果：0x22000000

（2）BANKCON0~BANKCON5 (BANK CONTROL REGISTER)

表2-18 BANKCON0~BANKCON5控制寄存器（BANKCON0~BANKCON5）

這6個寄存器用來設置對應BANK0~BANK5的訪問時序，采用默認值0x700即可

（3）BANKCON6~BANKCON7 (BANK CONTROL REGISTER)

表2-19 BANKCON6~BANKCON7控制寄存器（BANKCON6~BANKCON7）

由于內存都焊接在這兩個BANK上，因此內存驅動主要是對這兩個寄存器進行設置

lMT：設置BANK6~BANK7的存儲器類型，

00=ROM or SRAM 01=保留

10=保留11=SDRAM

內存為SDRAM，設置為0b11，對應的應該設置Trcd和SCAN位，其它位和SDRAM無關

lTrcd：RAS to CAS Delay行地址選通到列地址選通延遲，這個參數(shù)請看后面的內存工作原理擴展部分解釋，筆者內存芯片為HY57V561620，由其芯片手冊可知其Trcd為最少20ns，如果內存工作在100MHz，則該值至少要為2個時鐘周期，通常設置為3個時鐘周期，因此設置為0b01

lSCAN：SDRAM Column Address Number SDRAM的列地址數(shù)，筆者內存芯片為HY57V561620，列地址數(shù)為9，設置為0b01

lBANK6，BANK7設置結果為：0x18005

（4）REFRESH (REFRESH CONTROL REGISTER)

表2-20刷新頻率設置寄存器（REFRESH）

SDRAM的刷新有效，刷新頻率設置寄存器（刷新）

lREFEN：開啟/關閉刷新功能，設置為1，開啟刷新

lTREFMD：SDRAM刷新模式，0=CBR/AutoRefresh,1=Self Refresh，設置為0，自動刷新

lTrp：行地址選通預充電時間，一般設置為0b00即可

lTsrc：單行刷新時間，設置為0b11即可。

lRefresh Counter：內存存儲單元刷新數(shù)，它通過下面公式計算出：

Refresh Counter = 2^11 + 1 – SDRAM時鐘頻率（MHz）* SDRAM刷新周期（uS）

SDRAM的刷新周期，也就是內存存儲單元間隔需要多久進行一次刷新，前面內存工作原理分析可知電容數(shù)據(jù)保存上限為64ms，筆者使用內存芯片每個L-Bank共有8192行，因此每次刷新最大間隔為：64ms/8192 = 7.8125uS，如果內存工作在外部晶振頻率12MHz下，Refresh Counter = 1955，如果內存工作在100MHz下，那么Refresh Counter = 1269（取大整數(shù)）

lREFRESH寄存器設置為：

0x8e0000 + 1269 = 0x008e04f5（HCLK = 100MHz）

0x8e0000 + 1955 = 0x008e07a3（HCLK = 12MHz）

（5）BANKSIZE寄存器（BANKSIZE REGISTER）

表2-21 BANKSIZE寄存器（BANKSIZE）

設置內存的突發(fā)傳輸模式，省電模式和內存容量。

lBURST_EN：是否開啟突發(fā)模式，0 = ARM內核禁止突發(fā)傳輸1 =開啟突發(fā)傳輸，設置為1，開啟突發(fā)傳輸

lSCKE_EN：是否使用SCKE信號作為省電模式控制信號，0 =不使用SCKE信號作為省電模式控制信號1 =使用SCKE信號作為省電模式控制信號，通常設置為1

lSCLK_EN： 設置向存儲器輸入工作頻率，0 =一直輸入SCLK頻率，即使沒有內存操作也會輸入，1 =僅當進行內存數(shù)據(jù)操作時才輸入SCLK頻率，通常設置為1

lBK76MAP：設置Bank6/7的內存容量，筆者使用開發(fā)板內存為兩片32M內存芯片并聯(lián)成64M，它們全部都外接到Bank6上，因此選擇0b001

lBANKSIZE寄存器設置為：0xb1

（6）SDRAM模式設置寄存器MRSRx (SDRAM MODE REGISTER SET REGISTER)

表2-22 SDRAM模式設置寄存器（MRSRx）

該寄存器用于設置CAS潛伏周期，可以手動設置的位只有CL[6:4]位，通過前面內存工作原理可知，筆者使用開發(fā)板CL=3，即0b011

lMRSR6，MRSR7設置為：0x00000030

1.1.8內存驅動實驗

設置該工程加載時運行時地址為0x30000000，如圖2-55所示：

圖2-55設置加載時運行時地址

init.s：本程序文件主要實現(xiàn)了，關閉看門狗，初始化內存，拷貝ROM數(shù)據(jù)到內存中，然后跳往內存中執(zhí)行xmain函數(shù)，從xmain函數(shù)返回之后，將全部led點亮，進入死循環(huán)。

main.c：本程序文件主要實現(xiàn)led燈的初始化，然后四個led燈循環(huán)滾動亮5遍，xmain函數(shù)返回。

delay.s：本程序文件主要通常匯編來實現(xiàn)延時功能。

內存的初始化也可以用下面的C程序實現(xiàn)：

C語言版本：

#defineMEM_CTL_BASE0x48000000

#defineMEM_CTL_END0x48000034

/* SDRAM 13個寄存器的值*/

unsigned longconstmem_cfg_val[]={//聲明數(shù)組存放內存控制器設置數(shù)據(jù)

0x22000000,//BWSCON

0x00000700,//BANKCON0

0x00000700,//BANKCON1

0x00000700,//BANKCON2

0x00000700,//BANKCON3

0x00000700,//BANKCON4

0x00000700,//BANKCON5

0x00018005,//BANKCON6

0x00018005,//BANKCON7

0x008e07a3,//REFRESH（HCLK = 12MHz，該值為0x008e07a3

//HCLK = 100MHz 0x008e04f5）

0x000000b1,//BANKSIZE

0x00000030,//MRSRB6

0x00000030,//MRSRB7

};

void mem_init(void)

{

inti = 0;

unsigned long *p = (unsigned long *)MEM_CTL_BASE;

for(; i < (MEM_CTL_END - MEM_CTL_BASE)/4; i++)

p[i] = mem_cfg_val[i];

}