第一個(gè)區(qū)別當(dāng)然是名字：SPI(Serial Peripheral Interface：串行外設(shè)接口);
I2C(INTER IC BUS)
UART(Universal Asynchronous Receiver Transmitter：通用異步收發(fā)器)
第二，區(qū)別在電氣信號線上：
SPI總線由三條信號線組成：串行時(shí)鐘(SCLK)、串行數(shù)據(jù)輸出(SDO)、串行數(shù)據(jù)輸入(SDI)。SPI總線可以實(shí)現(xiàn) 多個(gè)SPI設(shè)備互相連接。提供SPI串行時(shí)鐘的SPI設(shè)備為SPI主機(jī)或主設(shè)備(Master)，其他設(shè)備為SPI從機(jī)或從設(shè)備(Slave)。主從設(shè)備間可以實(shí)現(xiàn)全雙工通信，當(dāng)有多個(gè)從設(shè)備時(shí)，還可以增加一條從設(shè)備選擇線。
如果用通用IO口模擬SPI總線，必須要有一個(gè)輸出口(SDO)，一個(gè)輸入口(SDI)，另一個(gè)口則視實(shí)現(xiàn)的設(shè)備類型而定，如果要實(shí)現(xiàn)主從設(shè)備，則需輸入輸出口，若只實(shí)現(xiàn)主設(shè)備，則需輸出口即可，若只實(shí)現(xiàn)從設(shè)備，則只需輸入口即可。
I2C總線是雙向、兩線(SCL、SDA)、串行、多主控（multi-master）接口標(biāo)準(zhǔn)，具有總線仲裁機(jī)制，非常適合在器件之間進(jìn)行近距離、非經(jīng)常性的數(shù)據(jù)通信。在它的協(xié)議體系中，傳輸數(shù)據(jù)時(shí)都會帶上目的設(shè)備的設(shè)備地址，因此可以實(shí)現(xiàn)設(shè)備組網(wǎng)。
如果用通用IO口模擬I2C總線，并實(shí)現(xiàn)雙向傳輸，則需一個(gè)輸入輸出口(SDA)，另外還需一個(gè)輸出口(SCL)。（注：I2C資料了解得比較少，這里的描述可能很不完備）
UART總線是異步串口，因此一般比前兩種同步串口的結(jié)構(gòu)要復(fù)雜很多，一般由波特率產(chǎn)生器(產(chǎn)生的波特率等于傳輸波特率的16倍)、UART接收器、UART發(fā)送器組成，硬件上由兩根線，一根用于發(fā)送，一根用于接收。
顯然，如果用通用IO口模擬UART總線，則需一個(gè)輸入口，一個(gè)輸出口。
第三，從第二點(diǎn)明顯可以看出，SPI和UART可以實(shí)現(xiàn)全雙工，但I(xiàn)2C不行；
第四，看看牛人們的意見吧！
wudanyu：I2C線更少，我覺得比UART、SPI更為強(qiáng)大，但是技術(shù)上也更加麻煩些，因?yàn)镮2C需要有雙向IO的支持，而且使用上拉電阻，我覺得抗干擾能力較弱，一般用于同一板卡上芯片之間的通信，較少用于遠(yuǎn)距離通信。SPI實(shí)現(xiàn)要簡單一些，UART需要固定的波特率，就是說兩位數(shù)據(jù)的間隔要相等，而SPI則無所謂，因?yàn)樗怯袝r(shí)鐘的協(xié)議。
quickmouse：I2C的速度比SPI慢一點(diǎn)，協(xié)議比SPI復(fù)雜一點(diǎn)，但是連線也比標(biāo)準(zhǔn)的SPI要少。
本文引用地址：http://butianyuan.cn/article/201611/322756.htmposted @2009-02-22 23:00陳廣強(qiáng) 閱讀(185) |評論(0)| 編輯
SPI總線
SPI總線簡介
同步外設(shè)接口(SPI)是由摩托羅拉公司開發(fā)的全雙工同步串行總線，該總線大量用在與EEPROM、ADC、FRAM和顯示驅(qū)動器之類的慢速外設(shè)器件通信。 SPI（Serial Peripheral Interface）是一種串行同步通訊協(xié)議，由一個(gè)主設(shè)備和一個(gè)或多個(gè)從設(shè)備組成，主設(shè)備啟動一個(gè)與從設(shè)備的同步通訊，從而完成數(shù)據(jù)的交換。SPI 接口由SDI（串行數(shù)據(jù)輸入），SDO（串行數(shù)據(jù)輸出），SCK（串行移位時(shí)鐘），CS（從使能信號）四種信號構(gòu)成，CS 決定了唯一的與主設(shè)備通信的從設(shè)備，如沒有CS 信號，則只能存在一個(gè)從設(shè)備，主設(shè)備通過產(chǎn)生移位時(shí)鐘來發(fā)起通訊。通訊時(shí)，數(shù)據(jù)由SDO 輸出，SDI 輸入，數(shù)據(jù)在時(shí)鐘的上升或下降沿由SDO 輸出，在緊接著的下降或上升沿由SDI 讀入，這樣經(jīng)過8/16 次時(shí)鐘的改變，完成8/16 位數(shù)據(jù)的傳輸。 SPI通信
該總線通信基于主-從配置。它有以下4個(gè)信號：
MOSI:主出/從入
MISO:主入/從出
SCK:串行時(shí)鐘
SS:從屬選擇
芯片上“從屬選擇”(slave-select)的引腳數(shù)決定了可連到總線上的器件數(shù)量。
在SPI傳輸中，數(shù)據(jù)是同步進(jìn)行發(fā)送和接收的。數(shù)據(jù)傳輸?shù)臅r(shí)鐘基于來自主處理器的時(shí)鐘脈沖，摩托羅拉沒有定義任何通用SPI的時(shí)鐘規(guī)范。然而，最常用的時(shí)鐘設(shè)置基于時(shí)鐘極性(CPOL)和時(shí)鐘相位(CPHA)兩個(gè)參數(shù)，CPOL定義SPI串行時(shí)鐘的活動狀態(tài)，而CPHA定義相對于SO-數(shù)據(jù)位的時(shí)鐘相位。CPOL和CPHA的設(shè)置決定了數(shù)據(jù)取樣的時(shí)鐘沿。
數(shù)據(jù)方向和通信速度
SPI傳輸串行數(shù)據(jù)時(shí)首先傳輸最高位。波特率可以高達(dá)5Mbps，具體速度大小取決于SPI硬件。例如，Xicor公司的SPI串行器件傳輸速度能達(dá)到5MHz。 SPI總線接口及時(shí)序
SPI總線包括1根串行同步時(shí)鐘信號線以及2根數(shù)據(jù)線。
SPI模塊為了和外設(shè)進(jìn)行數(shù)據(jù)交換，根據(jù)外設(shè)工作要求，其輸出串行同步時(shí)鐘極性和相位可以進(jìn)行配置，時(shí)鐘極性（CPOL）對傳輸協(xié)議沒有重大的影響。如果CPOL=0，串行同步時(shí)鐘的空閑狀態(tài)為低電平；如果CPOL=1，串行同步時(shí)鐘的空閑狀態(tài)為高電平。時(shí)鐘相位（CPHA）能夠配置用于選擇兩種不同的傳輸協(xié)議之一進(jìn)行數(shù)據(jù)傳輸。如果CPHA=0，在串行同步時(shí)鐘的第一個(gè)跳變沿（上升或下降）數(shù)據(jù)被采樣；如果CPHA=1，在串行同步時(shí)鐘的第二個(gè)跳變沿（上升或下降）數(shù)據(jù)被采樣。SPI主模塊和與之通信的外設(shè)備時(shí)鐘相位和極性應(yīng)該一致。SPI主模塊和與之通信的外設(shè)備時(shí)鐘相位和極性應(yīng)該一致。個(gè)人理解這句話有2層意思：其一，主設(shè)備SPI時(shí)鐘和極性的配置應(yīng)該由外設(shè)來決定；其二，二者的配置應(yīng)該保持一致，即主設(shè)備的SDO同從設(shè)備的SDO配置一致，主設(shè)備的SDI同從設(shè)備的SDI配置一致。因?yàn)橹鲝脑O(shè)備是在SCLK的控制下，同時(shí)發(fā)送和接收數(shù)據(jù)，并通過2個(gè)雙向移位寄存器來交換數(shù)據(jù)。SPI接口時(shí)序如圖3、圖4所示。
SPI是一個(gè)環(huán)形總線結(jié)構(gòu)，由ss（cs）、sck、sdi、sdo構(gòu)成，其時(shí)序其實(shí)很簡單，主要是在sck的控制下，兩個(gè)雙向移位寄存器進(jìn)行數(shù)據(jù)交換。
假設(shè)下面的8位寄存器裝的是待發(fā)送的數(shù)據(jù)10101010，上升沿發(fā)送、下降沿接收、高位先發(fā)送。
那么第一個(gè)上升沿來的時(shí)候數(shù)據(jù)將會是sdo=1；寄存器=0101010x。下降沿到來的時(shí)候，sdi上的電平將所存到寄存器中去，那么這時(shí)寄存器=0101010sdi，這樣在8個(gè)時(shí)鐘脈沖以后，兩個(gè)寄存器的內(nèi)容互相交換一次。這樣就完成里一個(gè)spi時(shí)序。
技術(shù)專區(qū)
|
加入技術(shù)交流群
評論