采用TLC5510數(shù)據(jù)采集整形觸發(fā)電路設(shè)計

　　TLC5510的基準電源有多種接法，根據(jù)不同場合選擇適當基準電源，利用內(nèi)部基準源，TLC5510典型應用電路如圖所示。由于其測量范圍為0．6 V～2．6 V（即：TLC5510在轉(zhuǎn)換時模擬輸入0．6 V 時對應數(shù)字輸出00 000 000，2．6 V 對應的數(shù)字輸出11111 111），因此輸入信號在進入TLC5510之前要對其處理，要使該輸入信號處于量程內(nèi)，應加入一個1．6 V的直流分量。

　　典型應用電路

　　整形觸發(fā)電路設(shè)計

　　由于每一次采樣都要由某一事件觸發(fā)，所以該系統(tǒng)設(shè)計采用內(nèi)觸發(fā)，即觸發(fā)源為被采樣信號，并由硬件觸發(fā)電路實現(xiàn)。該電路可把各種波形的周期信號整形為與原信號周期相同的方波信號。由于采用等效采樣技術(shù)，其被測信號頻率較高。假設(shè)被采樣信號的最高頻率約為10MHz，則整形器件選用電壓比較器MAX912。當輸入信號電壓高于預置的觸發(fā)電平時，輸出高電平；反之輸出低電平。圖4所示為整形觸發(fā)電路。

　　采樣保持電路設(shè)計

　　每次采樣是比觸發(fā)時刻延遲N△t 的數(shù)據(jù)點，但由于被采樣信號頻率很高，要準確采樣到該點基本無法實現(xiàn)。為此需要引入采樣保持電路。采樣保持電路的功能：在采樣時刻到來之前，該模塊的輸出電壓隨輸入電壓變化。當?shù)竭_采樣時刻時，輸出電壓保持不變。以供TLC5510采樣。其具體電路如圖5所示。

　　該采樣保持電路由兩片運算放大器A1，A2和模擬開關(guān)A3構(gòu)成，采樣時通過FPGA 控制時鐘使A3的通道S1導通。A1，A2為單位增益的電壓跟隨器，故Uo=Uc=Uo，此時電容充電至Uc。因電壓跟隨器的輸出電阻很小，故電容快速充電。斷開S1，由于Uc 無放電通路，其電壓基本不變，故Uo 保持不變， 即保存采樣結(jié)果。采用傳統(tǒng)的實時采樣方法可對頻率低于1 MHz 的信號進行采樣，而對于頻率較高的信號，則介紹的基于FPGA 的等效采樣技術(shù)，能使得TLC5510對高頻信號采樣，TLC5510應用更加廣泛。