巧用DC/DC轉(zhuǎn)換器以滿足FPGA電源設(shè)計(jì)需求

利用FPGA或CPLD進(jìn)行電路設(shè)計(jì)的流程由以下幾個(gè)普通步驟組成：設(shè)計(jì)入口、設(shè)計(jì)確認(rèn)、設(shè)計(jì)匯編和器件編程。設(shè)計(jì)入口階段由捕獲設(shè)計(jì)組成，不是通過利用電腦輔助設(shè)計(jì)工具創(chuàng)建圖形化原理圖，就是通過利用Verilog或VHDL等硬件描述語言來描述電路。在捕獲設(shè)計(jì)之后，通過使用電路模擬來檢驗(yàn)正確的功能性和性能加以驗(yàn)證。如果電路沒有達(dá)到要求性能，則工程師師就回到設(shè)計(jì)入口階段對(duì)設(shè)計(jì)加以調(diào)整，然后重復(fù)設(shè)計(jì)驗(yàn)證階段。設(shè)計(jì)入口和設(shè)計(jì)驗(yàn)證步驟可能反復(fù)多次，才能使設(shè)計(jì)能夠滿足全部功能和性能要求。在獲得令人滿意的設(shè)計(jì)之后，工程師使用FPGA或CPLD器件供應(yīng)商提供的軟件對(duì)設(shè)計(jì)進(jìn)行“匯編”，用于對(duì)實(shí)現(xiàn)設(shè)計(jì)的器件進(jìn)行配置。編譯形成的文檔被下載到FPGA或CPLD，并給內(nèi)部邏輯器件編程使之具有正確的功能性。

為現(xiàn)場(chǎng)可編程器件供電

通常利用三個(gè)基本電源軌對(duì)FPGA供電：核心電源軌、I/O電源軌和輔助電源軌。其中每個(gè)電源軌都具有不同的負(fù)載電源要求。核心電源軌VCCINT，向器件的內(nèi)部邏輯供電，通常具有最嚴(yán)格的電流要求。對(duì)上幾代的FPGA，VCCINT上面的電壓可能高達(dá)3.3V，而目前的器件則低至1.2V。I/O電源軌VCCIO為FPGA的輸入/輸出模塊供電。該電源軌上的電壓可能是1.5V、1.8V、2.5V或3.3V，取決于所采用的I/O標(biāo)準(zhǔn)。具體選擇什么I/O標(biāo)準(zhǔn)，受FPGA將與之通訊的器件左右。輔助電源軌VCCAUX用于為FPGA上面的數(shù)字時(shí)鐘管理器和JTAG I/O供電，電壓通常是2.5V或3.3V。

可變的功率要求

通過重復(fù)上述的設(shè)計(jì)匯編和下載步驟，工程師可以隨時(shí)改變FPGA或CPLD的編程和配置。FPGA根據(jù)新設(shè)計(jì)的要求進(jìn)行重新配置沒有次數(shù)限制。不需改變電路板上的線跡、不需要更換元件、不需要重新焊接，因此可以非常迅速及方便地解決故障和進(jìn)行調(diào)整。另外，可以為給定的設(shè)計(jì)添加功能和特點(diǎn)，而對(duì)于物理設(shè)計(jì)并無影響。這使現(xiàn)場(chǎng)可編程器件獲得巨大優(yōu)勢(shì)，可以作為復(fù)雜的數(shù)字系統(tǒng)的實(shí)現(xiàn)手段。

但是，獲得這樣的靈活性也需要付出代價(jià)。FPGA的電源要求，具體而言就是它要消耗的電源電流，與設(shè)計(jì)的復(fù)雜程度成正比。對(duì)FPGA進(jìn)行重新配置，使其具有新的功能，將改變對(duì)為其供電的電源系統(tǒng)的要求。FPGA被使用的程度越高，它需要的電流就越大。電流需求也會(huì)隨著時(shí)鐘頻率的上升而增加，因此FPGA速度越快，它消耗的功率越大。因此，F(xiàn)PGA功能的改變將決定電源設(shè)計(jì)的改變。

單片雙通道降壓轉(zhuǎn)換器

為了滿足對(duì)于緊湊和靈活的電源系統(tǒng)的需求，以及為數(shù)字設(shè)計(jì)者提供可以迅速設(shè)計(jì)和重新配置FPGA電源的解決方案，Intersil推出了ISL65426。ISL65426是一種具有雙路輸出的單片同步降壓轉(zhuǎn)換器，能夠提供高達(dá)6A的總體負(fù)載電流，效率高達(dá)95%。兩個(gè)輸出電壓是邏輯可調(diào)節(jié)的，或者是電阻可調(diào)節(jié)的，用戶可對(duì)每個(gè)輸出通道的負(fù)載電流進(jìn)行配置。因此，如果FPGA/CPLD功率需求在設(shè)計(jì)過程中發(fā)生變化，只需為每個(gè)通道重新指定負(fù)載電流就能滿足新的要求。

這種完全集成的同步降壓DC/DC轉(zhuǎn)換器消除了選擇功率MOSFET、確定環(huán)路補(bǔ)償參數(shù)等方面的工程工作，并簡(jiǎn)化了電感和電容的選擇過程?？傮w元件數(shù)量減少，因?yàn)閮?nèi)部高階MOSFET是利用PMOS器件實(shí)現(xiàn)的，而不是典型的NMOS器件，從而不需要自舉電容。內(nèi)部數(shù)字軟啟動(dòng)能力和內(nèi)部環(huán)路補(bǔ)償消除了外部軟啟動(dòng)電容器和外部RC補(bǔ)償網(wǎng)絡(luò)。熱增強(qiáng)型QFN封裝，1.1MHz的高工作頻率和BOM元件數(shù)量減少，成就了面向FPGA和VCCINT和VCCIO電源軌的緊湊型電源解決方案(圖1)。

圖1：ISL65426的功能性結(jié)構(gòu)圖

可配置負(fù)載電流能力

ISL65426使用了由用戶可配置電源模塊組成的獨(dú)特架構(gòu)，有利于快速設(shè)計(jì)電源系統(tǒng)。該電源模塊架構(gòu)允許劃分六個(gè)1A模塊劃，具有四種電源配置選擇。每個(gè)同步轉(zhuǎn)換器通道與一個(gè)主電源模塊相配。剩余的四個(gè)電源模塊是從屬模塊，用戶可以把它們分配給任何一個(gè)主轉(zhuǎn)換器通道，如圖2所示。

圖2：ISL65426電源模塊架構(gòu)

利用這些電源模塊，可以指定ISL65426的每個(gè)通道的負(fù)載電流能力。芯片包含兩個(gè)邏輯引腳，即ISET1和ISET2，根據(jù)下表為每個(gè)通道安排負(fù)載電流分配：

每個(gè)電源模塊都有自己的電源連接――PVIN，以及電感連接――LX。ISL65426可以用來調(diào)節(jié)來自一個(gè)或兩個(gè)輸入電源的輸出電壓。隨著給定電源設(shè)計(jì)對(duì)負(fù)載電流的要求發(fā)生變化，可以以最小的努力來重新調(diào)整設(shè)計(jì)。因?yàn)镮SL65426包含內(nèi)部電源開關(guān)，而且是內(nèi)部補(bǔ)償，因此通道之間的負(fù)載電流分配的變化通過改變ISET1和ISET2的邏輯電平，以及到芯片的PVIN和LX連接就能實(shí)現(xiàn)。圖3和圖4所示為一些典型的配置。

圖3：?jiǎn)坞娫?A/3A輸出電流配置中的ISL65426

圖4：?jiǎn)坞娫?A/2A輸出電流配置中的ISL65426

靈活的輸出電壓選擇

ISL65426能夠在不使用外部反饋電阻的情況下規(guī)劃每個(gè)通道的輸出電壓。V1SET1、V1SET2、V2SET1和V2SET2等四個(gè)邏輯引腳從一個(gè)通用值清單中為每個(gè)通道選擇輸出電壓。實(shí)質(zhì)上是一個(gè)2位VID輸入，為重新設(shè)計(jì)和重定目標(biāo)提供了進(jìn)一步的便利，因?yàn)樗试S通過邏輯，而不是通過對(duì)電源板及其元件進(jìn)行物理改變來調(diào)整輸出電壓，從而可以迅速和可靠地實(shí)現(xiàn)改變。另外，這個(gè)2位VID輸入允許對(duì)這些系統(tǒng)中的ISL65426轉(zhuǎn)換器通道的輸出電壓進(jìn)行數(shù)字化控制，而且在這些系統(tǒng)中需要這樣的控制。表1列出了輸出電壓選擇。

表1：輸出電流配置

表2：輸出電壓配置

不必使用反饋電阻，簡(jiǎn)化了設(shè)計(jì)，減少了元件數(shù)量并提高了系統(tǒng)的總體精度。但這種輸出電壓選擇的方便性并未犧牲設(shè)計(jì)靈活性，因?yàn)镮SL65426保留了設(shè)置輸出電壓的傳統(tǒng)電阻分壓器方法。芯片的內(nèi)部基準(zhǔn)電壓是0.6V，在使用5V的輸出電源時(shí)，通過電阻反饋可以把每個(gè)通道的輸出電壓設(shè)定在0.6?V之間的任意值。

集成故障保護(hù)

ISL65426具備過壓、欠壓、過流和過溫保護(hù)機(jī)制，以便把全部故障監(jiān)控和保護(hù)功能都完全集成到一個(gè)芯片之中，而且不需要使用外部元件。在過壓情況下(輸出電壓高于過壓水平――基準(zhǔn)電壓的115%)，ISL65426將主動(dòng)地努力調(diào)節(jié)輸出電壓，使之下降到規(guī)定值。在欠壓保護(hù)情況下，對(duì)反饋電壓進(jìn)行監(jiān)控，并與欠壓水平(基準(zhǔn)電壓的85%)進(jìn)行比較。如果在一個(gè)轉(zhuǎn)換器通道上檢測(cè)到欠壓情形，則一個(gè)4位計(jì)數(shù)器就累加一次。如果在同一個(gè)開關(guān)周期中探測(cè)到兩個(gè)轉(zhuǎn)換器通道都出現(xiàn)了欠壓情形，則該4位計(jì)數(shù)器就累加兩次。每當(dāng)轉(zhuǎn)換器通道上探測(cè)到欠壓情形，這個(gè)計(jì)數(shù)器就繼續(xù)累加。一旦計(jì)數(shù)器溢出，欠壓保護(hù)邏輯就把兩個(gè)轉(zhuǎn)換器都切斷。

過流保護(hù)電路也采用了一個(gè)4位計(jì)數(shù)器記錄過流事件。對(duì)每個(gè)電源模塊中的電流進(jìn)行測(cè)量并與和所用的具體電源模塊配置相適應(yīng)的過流水平加以比較。如果測(cè)得的電流超過了過流閾值，一個(gè)4位加/減計(jì)數(shù)器就加1。如果測(cè)得的電流在計(jì)數(shù)器溢出之前降至過流閾值下方，則計(jì)數(shù)器重置。如果兩個(gè)轉(zhuǎn)換器通道都在同一開關(guān)周期內(nèi)出現(xiàn)過流現(xiàn)象，則計(jì)數(shù)器就加2。一旦計(jì)數(shù)器溢出，兩個(gè)轉(zhuǎn)換器通道就被切斷。如果在同一個(gè)周期中測(cè)得的兩個(gè)轉(zhuǎn)換器通道的電流都降至了過流水平的下方，則計(jì)數(shù)器重置。

最后，在過溫保護(hù)方面，一個(gè)內(nèi)部溫度傳感器連續(xù)監(jiān)控ISL65426的節(jié)溫，如果溫度超過150°C，傳感器就命令I(lǐng)SL65426關(guān)閉兩個(gè)傳感器通道和栓鎖(latch off)。

電壓監(jiān)控與電源時(shí)序控制

ISL65426的每個(gè)轉(zhuǎn)換器通道都具有自己的使能信號(hào)和電源良好信號(hào)(power-good signal)。這樣就可以實(shí)現(xiàn)對(duì)每個(gè)輸出電壓的單獨(dú)控制和監(jiān)控，使電壓追蹤和電源時(shí)序監(jiān)控成為可能。有兩個(gè)使能信號(hào)――EN1和EN2，用于啟用或禁用每個(gè)通道。還有一個(gè)系統(tǒng)使能信號(hào)EN，可以用于同時(shí)啟動(dòng)或關(guān)閉兩個(gè)通道。當(dāng)接收到使能信號(hào)而且通道被啟用時(shí)，一個(gè)數(shù)字軟啟動(dòng)功能通過以20ms的固定間隔來逐漸提高基準(zhǔn)電壓來提升輸出電壓。對(duì)于電壓監(jiān)控，每個(gè)轉(zhuǎn)換器通道都有自己的電源良好信號(hào)，當(dāng)某個(gè)通道的輸出電壓超出調(diào)節(jié)限度時(shí)可以被確定。對(duì)于ISL65426的兩個(gè)輸出電壓的時(shí)序測(cè)定是通過把一個(gè)通道的電源良好信號(hào)連接到另一個(gè)通道的使能輸入來實(shí)現(xiàn)的。在這個(gè)配置中，第二個(gè)輸出當(dāng)?shù)谝粋€(gè)輸出處于調(diào)節(jié)過程中時(shí)不會(huì)開始軟啟動(dòng)周期，如圖5所示。

圖5：ISL65426的電源時(shí)序控制

完整的FPGA電源解決方案

由于配置方便、具有集成的電源器件、效率高、具有集成的故障監(jiān)控和保護(hù)、支持使用陶瓷電容器和RoHS兼容，ISL65426代表一種完整的和環(huán)境友好的電源解決方案。在總體FPGA或CPLD系統(tǒng)實(shí)施過程中，可以快速、方便及可靠地實(shí)施設(shè)計(jì)變化，從而可以縮短設(shè)計(jì)周期和減少設(shè)計(jì)反復(fù)。