嵌入式系統(tǒng)電源設(shè)計決巧，搞定電壓轉(zhuǎn)換!

　高效能的嵌入式系統(tǒng)電源電路設(shè)計一般比較復(fù)雜，設(shè)計人員在設(shè)計獨特的多重電壓級時需滿足精準(zhǔn)的電壓、電流、紋波、噪聲濾波、同步化、軟啟動和電源分隔等要求。本文根據(jù)硬件設(shè)計大俠在一些嵌入式系統(tǒng)電源電路設(shè)計技巧，整理出嵌入式系統(tǒng)電源設(shè)計秘籍，9大電壓轉(zhuǎn)換訣竅!奉獻給EEPW網(wǎng)友們，在嵌入式電源電路的設(shè)計中好好把握，也讓大家節(jié)省設(shè)計所需的寶貴時間。

　　1.高瞻遠矚，需細思量：FPGA系統(tǒng)，DSP系統(tǒng)，包括現(xiàn)在風(fēng)頭正勁的ARM為主的32位微處理器嵌入式系統(tǒng)都是多電源低電壓供電。此外，對于采用電池供電的便攜式嵌入式系統(tǒng)的電源來說，還要有電源管理的考慮。

　　嵌入式系統(tǒng)電源設(shè)計的好壞直接決定了系統(tǒng)設(shè)計的成敗。出現(xiàn)電源設(shè)計問題的原因一方面是由于設(shè)計者硬件設(shè)計經(jīng)驗不足;另一方面是集成穩(wěn)壓芯片品種繁多、手冊說明不規(guī)范，特別是有些廠商LDO,以及DC-DC轉(zhuǎn)換器的說明使用，讓人似懂非懂。

　　2.知己知彼，掌握秘籍：

　　嵌入式系統(tǒng)電源一般有這么幾種類型的電源引腳：用于向內(nèi)核供電，一般為3.3V，1.8V;分別給PLL、振蕩器、復(fù)位電路，包括ADC部分供電，一般為3.3V，2.5V，2.0V，1.8V，1.5V，1.2V等;分別用于給外設(shè)I/O口線、USB收發(fā)器以及外部總線接口I/O口線供電，一般為3.3V，2.5V,1.8V等。系統(tǒng)的鍵盤、顯示電路的供電電壓需要+5V電源。通過對整個控制系統(tǒng)的控制要求和性能進行分析，一般系統(tǒng)的負(fù)載電流大約為3A以上，一般的系統(tǒng)需要使用至少3組以上的電源供電。

　　隨著尺寸的減小，晶體管擊穿電壓變得更低，最終，當(dāng)擊穿電壓低于電源電壓時，就要求減小電源電壓。因此，隨著速度的提高和復(fù)雜程度的上升，對于高密度器件而言，不可避免的后果就是電源電壓將從5V降至3.3V，甚至1.8V，1.2V等。

　　因此，作為系統(tǒng)電源設(shè)計人員，面臨著連接5V和3.3V，1.8V等電壓轉(zhuǎn)換的的任務(wù)。這個任務(wù)不僅包括邏輯電平轉(zhuǎn)換，同時還包括為3.3V系統(tǒng)供電、轉(zhuǎn)換模擬信號使之跨越1.2V/1.8V/3.3V/5V的障礙。

　　秘籍：看懂下面的圖1，神馬多嵌入式電源電壓轉(zhuǎn)換就是浮云!

　　圖1：不同電壓電平轉(zhuǎn)換的閥值

　　圖1顯示了不同電源電壓和器件技術(shù)的閾值電平。為了成功連接兩個器件，必須符合以下要求：

　?、?驅(qū)動器的VOH必須高于接收器的VIH。

　?、?驅(qū)動器的VOL必須低于接收器的VIL。

　?、?驅(qū)動器的輸出電壓不得超過接收器的I/O電壓容差。

　　3.九大訣竅，分而治之：

　　①5V至3.3V轉(zhuǎn)換完全可以用LDO穩(wěn)壓器解決

　　如果電路負(fù)載電流不大對效率無要求的設(shè)計，可以使用簡單穩(wěn)定的線性穩(wěn)壓器。如果電流需求較高的話，可能就需要開關(guān)穩(wěn)壓器解決方案。對成本敏感的應(yīng)用，也可能需要簡單的分立式二極管穩(wěn)壓器。

　　圖2：幾種電源性能比較

　　標(biāo)準(zhǔn)三端線性穩(wěn)壓器的壓差通常是2.0-3.0V。要把5V可靠地轉(zhuǎn)換為3.3V，壓差為幾百個毫伏的低壓降(LowDropout，LDO)穩(wěn)壓器，是此類應(yīng)用的理想選擇。LDO內(nèi)部由四個主要部分組成：1.導(dǎo)通晶體管2.帶隙參考源3.運算放大器4.反饋電阻分壓器。

　　訣竅：在選擇LDO時，重要的是要知道如何區(qū)分各種LDO。器件的靜態(tài)電流、封裝大小和型號是重要的器件參數(shù)。根據(jù)具體應(yīng)用來確定各種參數(shù)，將會得到最優(yōu)的設(shè)計。如下圖采用LM1117-3.3V(AMS1117)供電

　　圖3：低壓差LDO的5V到3.3V的典型運用

?、趶?V電源向3.3V系統(tǒng)供電訣竅—正確使用開關(guān)穩(wěn)壓器

　　如圖4所示，降壓開關(guān)穩(wěn)壓器是一種基于電感的轉(zhuǎn)換器，用來把輸入電壓源降低至幅值較低的輸出電壓。輸出穩(wěn)壓是通過控制MOSFETQ1的導(dǎo)通(ON)時間來實現(xiàn)的。由于MOSFET要么處于低阻狀態(tài)，要么處于高阻狀態(tài)(分別為ON和OFF)，因此高輸入源電壓能夠高效率地轉(zhuǎn)換成較低的輸出電壓。

　　圖4：開關(guān)穩(wěn)壓器件在降壓電路的使用

　　訣竅：在選擇開關(guān)穩(wěn)壓器時，在使用開關(guān)穩(wěn)壓芯片時，對于連接兩個工作電壓不同的器件時，必須要知道其各自的輸出、輸入閾值。知道閾值之后，可根據(jù)應(yīng)用的其他需求選擇器件的連接方法。圖5是大俠們所使用的輸出、輸入閾值一個列表。在設(shè)計連接時，請務(wù)必參考制造商的數(shù)據(jù)手冊以獲得實際的閾值電平。

　　圖5：典型輸出、輸入閾值列表

　?、?V到5V使用MOS管轉(zhuǎn)換方案

　　如果5V輸入的VIH比3.3VCMOS器件的VOH要高，則驅(qū)動任何這樣的5V輸入就需要額外的電路。

　　圖6：所示為低成本的雙元件解決方案

　　訣竅：在選擇R1的阻值時，需要考慮兩個參數(shù)，即：輸入的開關(guān)速度和R1上的電流消耗。當(dāng)把輸入從0切換到1時，需要計入因R1形成的RC時間常數(shù)而導(dǎo)致的輸入上升時間、5V輸入的輸入容抗以及電路板上任何的雜散電容。輸入開關(guān)速度可通過下

　　式計算：TSW=3xR1x(CIN+CS)。

　?、?V到5V可以嘗試用電壓比較器。如圖7：

　　圖7：3V到5V使用電壓比較器

　　比較器的基本工作如下：

　　?反相(-)輸入電壓大于同相(+)輸入電壓時，比較器輸出切換到Vss。

　　?同相(+)輸入端電壓大于反相(-)輸入電壓時，比較器輸出為高電平。

　　訣竅：為了保持3.3V輸出的極性，3.3V輸出必須連接到比較器的同相輸入端。比較器的反相輸入連接到由R1和R2確定的參考電壓處。

　　如何計算R1和R2?R1和R2之比取決于輸入信號的邏輯電平。對于3.3V輸出，反相電壓應(yīng)該置于VOL與VOH之間的中點電壓。對于LVCMOS輸出，中點電壓為：

　　如果R1和R2的邏輯電平關(guān)系如下，

　　若R2取值為1K，則R1為1.8K。經(jīng)過適當(dāng)連接后的運算放大器可以用作比較器，以

　　將3.3V輸入信號轉(zhuǎn)換為5V輸出信號。

　　特別注意：要使運算放大器在5V供電下正常工作，輸出必須具有軌到軌驅(qū)動能力。

　?、?.3V到5V轉(zhuǎn)換大膽使用模擬增益模塊

　　低電平信號可能不需要外部電路，但在3.3V與5V之間傳送信號的系統(tǒng)則會受到電源變化的影響，可以大膽使用模擬增益模塊，這種看似難懂的模塊用于補償3.3V轉(zhuǎn)換到5V的模擬電壓。例如，在3.3V系統(tǒng)中，ADC轉(zhuǎn)換1V峰值的模擬信號，其分辨率要比5V系統(tǒng)中ADC轉(zhuǎn)換的高，這是因為在3.3VADC中，ADC量程中更多的部分用于轉(zhuǎn)換。但另一方面，3.3V系統(tǒng)中相對較高的信號幅值，與系統(tǒng)較低的共模電壓限制可能會發(fā)生沖突。

　　圖8：3.3V到5V模擬增益模塊的使用

　　訣竅：這種方法要將5V模擬信號轉(zhuǎn)換為3.3V模擬信號，最簡單的方法是計算好R1:R2比值為1.7:3.3的電阻分壓器?！?span style="color: rgb(103, 103, 103);">⑥雙電源轉(zhuǎn)換器

　　雙電源器件是為在不同電源電壓下工作的兩種總線或器件之間的異步通信設(shè)計的。這些器件使用兩個電源電壓：VCCA與A端連接，VCCB與B端連接。對于雙向電平轉(zhuǎn)換器，數(shù)據(jù)是從A發(fā)送到B還是從B發(fā)送到A，取決于DIR輸入端的邏輯電平。在具有輸出使能(OE)控制輸入端的器件上，當(dāng)OE無效時，A總線和B總線被有效隔離。

　　圖9:雙電源電平轉(zhuǎn)換器轉(zhuǎn)換波形

　　訣竅：這些器件可在各種電壓節(jié)點之間執(zhí)行雙向電平轉(zhuǎn)換比較常用的是SN74AVCB324245，從1.8V轉(zhuǎn)換為3.3V，同時另一組從3.3V轉(zhuǎn)換為1.8V，它們功耗低、傳播延遲短且具有工作電流驅(qū)動能力。

　?、唠娖睫D(zhuǎn)換應(yīng)用中使用漏極開路器件

　　有漏極開路輸出的器件在輸出與GND之間有一個N溝道晶體管。當(dāng)輸出電壓由VCCB確定時，VCCB可以高于輸入高電平電壓(即上升轉(zhuǎn)換)或低于輸入高電平電壓(即下降轉(zhuǎn)換)。如圖10。

　　圖10:電平轉(zhuǎn)換應(yīng)用中使用漏極開路器件

　　圖10中使用了1.8V的電源電壓，輸入端可能出現(xiàn)的最低VIH識別為有效高電平信號。輸出上拉電阻的最小值受漏極開路器件的最大電流吸入能力(IOL的最大值)限制，其最大值則受輸出信號的最大允許上升時間限制。

　　訣竅：看懂這個公式，神馬又是浮云!

　　舉例如圖9中所示的SN74LVC2G07情況，假定VPU1=5V?±0.5V、VPU2=1.8V?±0.15V且使用容差為5%的電阻，則：

　　原則是容差為5%的標(biāo)準(zhǔn)電阻的最接近(次高)值為1.5kΩ和為430Ω。

　?、嗍褂眠^壓輸入端的邏輯器件轉(zhuǎn)換的訣竅

　　好多電子硬件工程師都喜歡使用類似SN74LVC244A的器件進行5V到3.3V的轉(zhuǎn)換，這類具有可過壓輸入端的器件，在用的時候允許輸入電壓高于器件的電源電壓。

　　當(dāng)將可過壓器件用于電平轉(zhuǎn)換時，如果輸入信號具有緩慢的邊沿變化，則可能影響輸出信號的占空比，這個可不是電壓轉(zhuǎn)換想要的哦!怎么辦，看訣竅!

　　圖11：過壓輸入端邏輯器件

訣竅：使用這些器件