新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > SCI,SPI,UART三種串行總線協(xié)議的區(qū)別

SCI,SPI,UART三種串行總線協(xié)議的區(qū)別

作者: 時(shí)間:2016-12-15 來源:網(wǎng)絡(luò) 收藏
SCI (串行通訊接口)模塊對(duì)其進(jìn)行控制。(注:“SCI”首先由Motorola微串口微控制器而得名,SCI另一種說法是“UART控制器”)常用的許多芯片中都包含了SCI ,例如ARM的S3C2410X芯片內(nèi)嵌了3個(gè)串行接口控制器,而Nios等軟核芯片則可以用選用UART(RS232) 的IP對(duì)UART進(jìn)行控制。PC機(jī)則常用 16650 UART,16750 UART等控制串口。--這樣說來SCI只不過屬于UART里面比較特殊的一種串行通訊方式了。確實(shí)也只是在飛思卡爾芯片上遇見過。

本文引用地址:http://butianyuan.cn/article/201612/330350.htm

第一個(gè)區(qū)別當(dāng)然是名字:

SCI(Serial Communicate Interface:串行通信接口)
SPI(Serial Peripheral Interface:串行外設(shè)接口)另外曾在一官方datasheet里面看見這種說法:Serial Parallel Interface:串并行接口
UART(Universal Asynchronous Receiver Transmitter:通用異步收發(fā)器)

第二,區(qū)別在電氣信號(hào)線上:
SPI總線由三條信號(hào)線組成:串行時(shí)鐘(SCLK)、串行數(shù)據(jù)輸出(SDO)、串行數(shù)據(jù)輸入(SDI)。SPI總線可以實(shí)現(xiàn)多個(gè)SPI設(shè)備互相連接。提供SPI串行時(shí)鐘的SPI設(shè)備為SPI主機(jī)或主設(shè)備(Master),其他設(shè)備為SPI從機(jī)或從設(shè)備(Slave)。主從設(shè)備間可以實(shí)現(xiàn)全雙工通信,當(dāng)有多個(gè)從設(shè)備時(shí),還可以增加一條從設(shè)備選擇線。
如果用通用IO口模擬SPI總線,必須要有一個(gè)輸出口(SDO),一個(gè)輸入口(SDI),另一個(gè)口則視實(shí)現(xiàn)的設(shè)備類型而定,如果要實(shí)現(xiàn)主從設(shè)備,則需輸入輸出口,若只實(shí)現(xiàn)主設(shè)備,則需輸出口即可,若只實(shí)現(xiàn)從設(shè)備,則只需輸入口即可。

UART總線是異步串口,因此一般比前兩種同步串口的結(jié)構(gòu)要復(fù)雜很多,一般由波特率產(chǎn)生器(產(chǎn)生的波特率等于傳輸波特率的16倍)、UART接收器、UART發(fā)送器組成,硬件上由兩根線,一根用于發(fā)送,一根用于接收。
顯然,如果用通用IO口模擬UART總線,則需一個(gè)輸入口,一個(gè)輸出口。

第三,顯然都是全雙工的。



關(guān)鍵詞: SCISPIUART串行總線協(xié)

評(píng)論


技術(shù)專區(qū)

關(guān)閉