示波器重要“關鍵指標”——測量精確度/信號完整性

然而，什么是測量精確度？

帶寬是一種用于比較一臺儀器和另一臺儀器差別的簡單方式——具有最高帶寬的那臺一定是最好的，對嗎？可以肯定的是，帶寬是很重要的，對于高速應用而言，高帶寬是必需的。然而，示波器的真正目的是要盡可能準確地顯示感興趣的信號，而且背后更為復雜，涉及儀器的基本設計、探頭架構和連接配件、以及帶寬之外的參數(shù)（包括上升時間、采樣率和抖動本底噪聲）。

當選擇示波器時，工程師應評估的關鍵參數(shù)概述如下表所示：

市場驅(qū)動因素——需要更佳信號完整性

高速信號很容易產(chǎn)生信號完整性問題，因為它們涉及快沿和極窄的單位間隔或位次（bittimes）。隨著通信鏈路數(shù)據(jù)速率的增加，將增加兩件事的發(fā)生：用戶界面縮小，信號上升時間減少。例如，通過將5Gb/s脈沖與8Gb/s脈沖進行比較得出，位寬從200ps降為125ps。這使得一項設計的裕量減小了38％。此外，這也使得接收機的工作更加困難，因為它試圖以更小的裕量，用非?？斓臄?shù)據(jù)速率將1與0（零）進行區(qū)分。同時，上升時間也從約30ps減少為剛好超過28ps。8GB/s信號展示如下：

使問題復雜化的事實是，當被傳輸信號進入接收機時，可能產(chǎn)生多個信號完整性問題。這些信號完整性問題可能包括當此信號流經(jīng)電路板或從硅芯片進入封裝引腳再進入電路板時產(chǎn)生的信號衰減。通道內(nèi)的信號衰減是一個非常嚴重的問題，必須加以解決。PCB材料（如：FR–4）內(nèi)的信號損失量隨線路長度的增加及數(shù)據(jù)速率的提高而增加。因信號幅度的縮小，噪音和反射正成為一個更大的影響因素?？蛻粜枰诮邮諜C中采用去嵌入策略，以打開閉合的眼圖。

隨著第三代串行數(shù)據(jù)標準的出現(xiàn)，8-10Gb/s正逐漸成為行業(yè)標準。在光通信市場中，因以太網(wǎng)（Ethernet）發(fā)展到4×25G（100GbE），設計人員需要能夠使用高達32Gb/s的比特率對信號進行測試。同時，高速FPGA和寬帶射頻也推動了極限值的擴大。泰克公司的DPO/DSA73304D為這些高端應用程序提供業(yè)界最精準的測量性能。

技術平臺與突破

泰克公司為了提供業(yè)界領先的DPO/DSA73304D示波器性能，采用了IBM8HP鍺化硅技術。這是一種130納米鍺化硅雙極互補金屬氧化物半導體（BiCMOS）工藝，利用200GHz的FT轉換速度提供了2倍于上代產(chǎn)品的性能。

鍺化硅（SiGe）技術利用可靠性高且成熟的制造工藝，提供能與特殊材料（如：磷化銦（InP）和砷化鎵（GaAs））性能媲美的性能級別。與其它方案不同的是，鍺硅BiCMOS工藝提供了在一塊芯片上同時制備高速雙極性晶體管和標準CMOS的途徑，從而使一系列同時具備高集成度和極致性能的電路成為可能。正是這二者的結合，使泰克公司能夠在長達十多年的時間內(nèi)持續(xù)且可靠地提供功能豐富的高速數(shù)據(jù)采集系統(tǒng)。

圖1

圖1所示的組件是采用了鍺化硅BiCMOS工藝的70000D示波器的新式前端，該前端為33GHz、100GS/s。該芯片包含2個通道（2塊小芯片）的前置放大器及一個100GS/s的跟蹤/保持集成電路（IC）（largedie）。泰克公司通過將前置放大器和采樣/保持功能集成于單一封裝中，提高通道間的匹配能力，減少由其他示波器中使用的獨立采樣/保持電路和ADC器件引起的交叉失真。一般情況下，減少所需的組件和接口數(shù)量可減少噪音和計時的不確定性，從而提高了ENOB性能。

我們?yōu)榇朔N前端設計提供的另一項創(chuàng)新是大偏移范圍和終端性能。通過前置放大器芯片上的分離路徑輸入結構和多芯片模塊上的AC-接地端接電阻器，從而實現(xiàn)了此種性能。該性能可以更加輕松地對大型直流偏置或直流偏置終端信號做出準確的測量。

由于實現(xiàn)了向8HP的轉換，DPO/DSA73304D示波器可以提供卓越的信號采集性能和分析能力。它幫助設計人員利用全部四通道前所未有的捕獲功能夠捕捉實時信號，并且利用業(yè)界最高的波形捕獲能力捕獲更多信號細節(jié)。利用一套工具集（為提供更快的設計和一致性測試而設計）實現(xiàn)設置、高速串行數(shù)據(jù)設計的捕獲及分析的自動化。主要性能包括：

·雙通道高達33GHz和100GS/s，所有四通道>20GHz和50GS/s

·小于9ps的上升時間（通常為20/80）

·低于0.56％的垂直噪聲，≥5.5的有效位數(shù)

·30多個可定制特殊應用軟件分析包

示波器性能因素

由于示波器是設計方面（尤其是信號完整性方面）至關重要的工具，設計人員應熟悉示波器指標以及它們影響測量的方式。讓我們觀察一下最重要的三大因素-上升時間、采樣率和帶寬–從而對它們進行更深入的了解。

此示波器的上升時間越快，測量到的上升時間會越準確。但是，當示波器的帶寬或上升時間和信號的上升時間彼此更接近時，會怎樣呢？有人曾用經(jīng)驗法則（如：0.35/上升時間）來計算所需的示波器帶寬，但這種經(jīng)驗法則只適用于某些示波器的前端設計，并且通常不適用于為高速串行數(shù)據(jù)速率和伴隨的快速上升時間而優(yōu)化過的當今前端設計。

應當注意的是，具有相同帶寬性能的兩臺示波器可以具有完全不同的上升時間、振幅和相位響應。所以，僅了解示波器的帶寬無法可靠地揭示出其測量性能。此外，通過計算確定的上升時間可能也不準確。了解示波器上升和下降時間響應的最可靠方法是使用一個理想的階躍信號對其進行測量，該理想的階躍信號比被測示波器信號快很多。

在使用DPO/DSA73304D的情況下，使用這種方法確定9ps的上升時間。但是，信號速度可以被測量的意思是什么呢？根據(jù)正確的經(jīng)驗法則，信號上升時間與示波器上升時間的比值為2x或>18ps。事實證明，對于當今最快的FPGA設計中使用的28Gb/s的串行解串器（SerDes）而言，這是指定的上升時間。

接下來，讓我們看看另一個關鍵性能因素——示波器的實時采樣率。因為更快的采樣率帶來更多的波形細節(jié)，所以這一因素非常重要。另一方面，對最快的信號而言，采樣率不足可能會導致欠采樣。此DPO/DSA73304D提供一流領先的采樣率性能。利用交錯技術提供采樣率性能，此種交錯技術使用8路采樣/保持方法，將雜散高頻的影響降至最低。參見以下數(shù)據(jù)，可得出被成功和失敗執(zhí)行的交錯技術的差異：

成功的交錯，頻率雜散較少 失敗的交錯，頻率雜散且有噪聲

奈奎斯特定理（Nyquisttheorem）指出，采樣系統(tǒng)應對輸入信號的最高頻率采樣2次以上。雖然這是最低起始點，但是在任何情況下，采樣率越高，結果越準確。通過使用2.5倍較高采樣率，此輸入頻率或更多輸入頻率可提供被關注信號上的更多采樣點，且避免混疊。對于極高速信號表征而言，這是特別重要的。

下圖顯示了較高的采樣率值。**跟蹤線（C1）在50GS/s上，而白色跟蹤線（R1）在100GS/s上。過采樣原因包括：

·為確保信號中已知和未知的高頻部分被捕獲，且沒有混疊

·為實現(xiàn)卓越的定時分辨率（特別是快速瞬態(tài)信號或邊緣上的定時分辨率）

·作為一種減少測量中噪音的手段。采樣過密會減少量化噪聲，產(chǎn)生的此類量化噪聲是示波器中A向D轉換的一部分

在此帶寬前端，示波器必須有足夠的帶寬來捕捉高頻部分，以便準確地顯示信號的轉換。然而，當銷售商為帶寬需求進行善意提示，推薦5次諧波時，事情在不斷發(fā)生變化。邊沿速率（上升/下降時間）的變化并沒有與數(shù)據(jù)速率的變化同步。這意味著，所需的最大帶寬受到上升時間的影響更大。例如，目前第三代規(guī)格的上升時間在30ps的范圍內(nèi)。隨著速率的不斷提高，這似乎并沒有很大變化，這表明，相對于數(shù)據(jù)速率的信號諧波含量正在下降。

詳細了解精確度和強大捕獲能力

新型DPO/DSA73304D平臺兼?zhèn)錁I(yè)界領先的實時示波器信號完整性和計時精度，使用戶能夠更準確和更有把握地完成他們的設計。它可以幫助他們：

·利用業(yè)界最精準的捕獲系統(tǒng)，發(fā)現(xiàn)感興趣的重要信號，此類捕獲系統(tǒng)的特征是采用了在示波器和探頭中使用的可靠鍺化硅技術。

·使用市場上最佳綜合觸發(fā)系統(tǒng)，捕獲高速信號評估所需的精確的信號事件。

·利用高采樣率搜尋記錄，以確定關鍵事件/錯誤，用于系統(tǒng)驗證。

·利用30+GHz示波器中最高信號與嗓音的比值，快速分析關鍵測量結

果。它能夠提供高靈敏度、低噪聲的測量結果，這樣的結果為高速光纖的

準確定性及能源和串行數(shù)據(jù)測量的執(zhí)行提供依據(jù)。

尖端軟件與DPO/DSA70000系列平臺上用戶界面工具相互結合，為復雜測量方案（包括調(diào)試/分析）提供了最短的快速響應時間。

DPO/DSA73304D通過結合高帶寬、高采樣率和快速上升時間，可為當今最高的信號完整性測量要求而特別進行量身定做。