采用基于SMC的任意波形發(fā)生器生成I/Q信號的優(yōu)勢

在研究中，靈活的I/Q發(fā)生系統(tǒng)是快速原型化并評估新型調(diào)制方法和收發(fā)裝置性能的關(guān)鍵。在新產(chǎn)品設(shè)計中，I/Q信號將測試大量I/Q調(diào)制器/解調(diào)器的物理層參數(shù)，如相位和幅度平衡、直流偏置、輸入壓縮點。生產(chǎn)中也會測試這些參數(shù)，以確保增益誤差和相位誤差最小。增益和相位這兩個參數(shù)對于降低誤差的向量幅度和正確傳輸數(shù)據(jù)來說是至關(guān)重要的。

任意波形發(fā)生器——如NI 5421, 以NI的同步和內(nèi)存核(Synchronization and Memory Core，SMC)架構(gòu)為基礎(chǔ)，在生成用于數(shù)字通信系統(tǒng)設(shè)計和測試的基帶I/Q信號方面，具有多個好處。NI 5421發(fā)生器具備一下特性：
· 多模塊同步，來獨立控制相位、幅度以及I-、I+、Q-、Q+信號的偏置
· 2倍、4倍或8倍的數(shù)據(jù)插值，可獲得最高400 MS/s的有效采樣速率
· 采用PCI總線快速下載測試波形，提高了測試吞吐率
· 大的板載波形內(nèi)存，用于播放長時間信號

最靈活的同步功能

一般的I/Q應用除了要求最小失真和低抖動外，還要求能精確控制信號的幅度、相位和直流偏置。幅度、相位、偏置這三個參數(shù)的值在調(diào)制器測試中經(jīng)常改變。調(diào)制器/解調(diào)器的輸入電路一般是差分電路，包括I-、I+和Q-、Q+信號。盡管可以通過一臺AWG(任意信號發(fā)生器)和變壓器來生成一個差分信號，但是這里卻必須生成四個相互獨立的差分信號，來充分測試電路設(shè)計，并明確地控制三組差分信號對(I-與I+、Q-與Q+、I/Q信號對)中的相位、幅度和偏置這三個參數(shù)。傳統(tǒng)的I/Q發(fā)生器無法在一組差分對中調(diào)整參數(shù)，而只有通過同步多個獨立的AWG才能實現(xiàn)這種靈活性。但是，如果要同步多個不同的AWG以生成差分信號，通道和通道間的偏移和抖動將會使差分信號失真，因此必須對它們進行衰減。

合適的同步要求具備精準的采樣時鐘偏移控制、觸發(fā)傳遞和偏移控制、低抖動參考時鐘。這種同步在傳統(tǒng)的基于GPIB的AWG中通常難以實現(xiàn)或者無法實現(xiàn)，而必須輔助以一些外部電纜和參考時鐘，即使這樣，結(jié)果可能還是有問題的。PXI平臺中內(nèi)建的觸發(fā)線和10MHz的參考振蕩器，使得儀器間可靠同步更容易實現(xiàn)。另外，NI的T-Clock同步方法(已提出專利申請)提供了一種調(diào)整采樣時鐘偏移的方法，調(diào)整步長為20ps左右，以消除觸發(fā)偏移的影響。

T-Clock多模塊同步

因為NI 5421設(shè)備建立在SMC架構(gòu)上，所以能夠提供精準的T-Clock同步(請見NI同步和存儲核：一種現(xiàn)代的混合信號測試架構(gòu))。T-Clock中，時鐘觸發(fā)信號的收發(fā)速度要遠低于AWG的采樣時鐘速度。為了生成這種時鐘信號(稱為T-Clk)，每臺設(shè)備上的采樣時鐘都被分別降到低于10MHz的頻率上。采用時間數(shù)字轉(zhuǎn)換器(TDC)來測量T-Clk相對于10 MHz PXI參考時鐘的偏移量，從而自動對齊每臺設(shè)備上的T-Clk信號。要發(fā)送一個開始觸發(fā)信號，主AWG發(fā)出一個與T-Clk下降沿同步的觸發(fā)線脈沖信號。所有的接收端AWG(包括主AWG自身)接收觸發(fā)脈沖，并在下一個T-Clk的上升沿開始生成信號。因為T-Clk的周期等于或大于100ns，所以在下一個上升沿到來之前，有足夠的時間將觸發(fā)脈沖傳送到所有設(shè)備上，從而確保所有的發(fā)生器在同一個時刻開始。

這種方法使得通道間的偏移量≤500ps。要獲得更低的偏移，可以將AWG的輸出連接到一臺多通道、高帶寬的示波器上，相位測量的結(jié)果比板載TDC更準確。最簡單的相位測量方法是通過配置AWG來生成正弦波或方波，然后在電壓過零點處檢驗相差。接著，將測量結(jié)果輸入到NI的T-Clock軟件中，覆蓋TDC的測量結(jié)果。采用外部示波器的測量結(jié)果，偏移可以降低到10到20ps。圖1顯示了兩個同步的PXI-5421模塊的輸出，在手動調(diào)整了采樣時鐘延時后，生成10MHz的正弦波。該圖顯示，偏移幾乎在10ps到20ps之間。在10MHz頻率上，10ps的偏移量相當于0.036度的相位——小于大多數(shù)的I/Q應用所要求的0.1度。使用采樣時鐘的延時調(diào)整值，若調(diào)整步長小于20ps，則偏移最多只改變±1個采樣時鐘周期。如果需要更大的相位調(diào)整，那么對于正相位，可以將采樣從某個波形的起點移到終點；對于負相位，可以將采樣從某個波形的終點移到起點。這種控制方法比較粗糙，但是采樣時鐘延時調(diào)整則提供了比較精細的控制。

圖1. 兩個PXI-5421模塊生成10MHz的頻率，其通道間的偏移小于20ps

PXI-5421中由模擬設(shè)備AD9852 DDS(直接數(shù)字頻率合成)芯片所提供的高分辨率時鐘模式，可以大幅度提高采樣時鐘延時調(diào)整中不到20ps的分辨率。AD9852中有一個14-bit的可編程相位偏置寄存器，能以(采樣時鐘周期/16384)秒的步長來調(diào)整采樣時鐘的相位。例如，如果采樣時鐘頻率是100 MS/s，則可以以610fs(飛秒)的步長來調(diào)整相位。但是，采用高分辨率時鐘時(假定此時PXI-5421系統(tǒng)的抖動為4ps左右)，這種精準的相位控制只能通過大量輸出波形周期上的所測得相位的直方圖來觀察。這是因為DDS時鐘發(fā)生中固有的時鐘抖動值更大，所以限制了高分辨率時鐘的使用。這種抖動導致了I/Q信號相位噪聲的增加。在載波頻率±10kHz位置上，分頻時鐘模式的相位噪聲為-137 dBc/Hz；所以，為了盡量實現(xiàn)最優(yōu)性能的相位噪聲，不妨使用這種分頻時鐘模式。

高分辨率時鐘不僅提供了精準的相位偏置控制，而且提供了1.06 µHz的采樣時鐘頻率調(diào)整分辨率，這是獲得合適的數(shù)字通信系統(tǒng)芯片速率的前提。例如，WCDMA和CDMA2000的芯片/符號速率分別是3.84MHz和1.2288MHz。通常，這些信號的每個符號采用4個采樣值，所以采樣率分別為15.36MHz和4.9125MHz。PXI-5421的高頻分辨率可以為波形生成合適的采樣率，并且在接收端壓力測試中，準確改變回放頻率以測試接收端的頻率靈敏性。

因為差分信號是由兩個獨立的AWG生成的，所以通道間的抖動是失真的主要原因，因此抖動應當越低越好。為了測量這種抖動，我們將兩臺生成10MHz方波信號的AWG連接到Tektronix CSA8000的通信信號分析儀上。其中一個方波信號從外部觸發(fā)信號分析儀，另外一個則連接到CH 0通道上。圖2中顯示了過零點處的抖動直方圖。抖動的均方根值為2.954ps，而且95.7%的數(shù)據(jù)處于均值的±2σ范圍內(nèi)。另外，該直方圖呈高斯分布，意味著抖動可能來自于電子元件中的隨機噪聲過程。

圖2. PXI-5421通道間的抖動是2.954ps。

除了T-Clock的同步性能非常好外，NI T-Clock的應用程序接口(API)還提供了一些便捷的函數(shù)，可以用于4臺AWG的同步。第一臺虛擬儀器將所有設(shè)備鎖相到PXI的10 MHz參考時鐘上，并配置開始觸發(fā)。第二臺虛擬儀器執(zhí)行T-Clock對齊，使所有AWG的T-Clk信號同步。接著，開始生成信號，直至信號發(fā)生結(jié)束才終止程序。圖3中給出了一個簡單的例子。

圖3. 四臺虛擬儀器執(zhí)行必要的工作以準確同步AWG。

使用射頻變壓器生成差分信號

有些產(chǎn)品測試系統(tǒng)的差分I/Q信號對中并不需要獨立的信號相位、幅度和直流偏置控制。對這些應用來說，兩臺單通道的AWG加上一些外部的信號整形電路，就足以完成任務。在這種配置下，可以對I和Q信號之間的相位、幅度和直流偏置進行控制，而不僅僅局限于I-、I+和Q-、Q+差分對之間。

所需的外部整形電路非常簡單。使用一臺射頻變壓器，將單端AWG的輸出轉(zhuǎn)換成平衡的差分信號。若采用中心抽頭的變壓器，還可以利用低成本的模擬輸出模塊在該平衡信號上加上一個直流偏置。

選擇射頻變壓器時，一個重要的規(guī)范就是插入損耗，即從變壓器的輸入端到輸出端的損耗功率的比例。插入損耗隨著輸入頻率的變化而變化，因此信號在預期帶寬內(nèi)將發(fā)生失真。因此，必須選擇一種在信號帶寬上具有低插入損耗的變壓器。

另外，要選擇中心抽頭的二次繞組變壓器。將中心抽頭連接到模擬輸出模塊上(如NI PXI-6704的16-bit模擬輸出模塊)，可以在平衡信號上加一個直流偏置。因為大多I/Q應用都需要±1.5 V的直流偏置，所以在PXI-6704的輸出端使用一種電阻性的分壓電路，降低其±10 V的輸出電壓，從而確?？梢栽谳^小的電壓范圍內(nèi)實現(xiàn)滿幅的16-bit幅度控制。

因為中心抽頭的前后兩段繞組很少相同，所以要在電路中加入一個旁路電容，將中心抽頭連接到交流地，從而維持變壓器的平衡。完整的電路如圖4所示。

圖4. 利用中心抽頭的射頻變壓器、分壓電路和電容，采用單臺AWG生成差分信號。

插入損耗和阻抗不匹配使得變壓器輸出端的信號幅度比AWG輸出端的期望幅度要小。如果插入損耗在預期頻率范圍內(nèi)為一常量，則可以用一個電阻對其進行模型近似。將該電阻加到變壓器的輸入阻抗上，在變壓器輸出端計算有效阻抗。NI-FGEN驅(qū)動函數(shù)使用該值來調(diào)整NI 5421的輸出電壓，從而補償變壓器與NI 5421的50 Ω輸出阻抗之間的阻抗不匹配。

用于改善頻譜純度的數(shù)據(jù)插值

I/Q信號發(fā)生應用對信號發(fā)生器的頻譜純度提出較高的要求。為了最小化數(shù)模轉(zhuǎn)換信號重構(gòu)時的鏡像失真，NI 5421發(fā)生器采用數(shù)字濾波器和模擬濾波器的組合，對通帶平坦性、相位線性性和鏡像抑制進行優(yōu)化。

DAC的采樣頻率最低必須是期望生成的模擬信號帶寬的兩倍。盡管理論上采樣頻率fs最低是信號帶寬fo的兩倍，但是輸出信號中，|fo± nfs|上也會出現(xiàn)鏡像成分，如圖5所示。這些鏡像成分會降低信號的頻譜純度，因此必須采用低通濾波器濾除。

為了理解信號插值及其對頻譜純度的影響，不妨假設(shè)有三個不同的模擬濾波器，它們的截止頻率和階數(shù)都不相同。圖6中給出了這三個濾波器及其采樣鏡像。 “模擬濾波器1”是理想的模擬濾波器。因為該濾波器的衰減非常陡峭，所以實現(xiàn)成本最高，而且需要大量的電路板空間。另外，它還無法實現(xiàn)I/Q應用中所需的通帶平坦性。模擬濾波器2則是一個更實用的濾波器，但是它無法衰減fs附近的鏡像成分。模擬濾波器中，其截止頻率后的衰減程度和截止頻率前的平坦性，這兩個度量之間存在一種平衡關(guān)系；因此，如何設(shè)定理想的濾波器參數(shù)很大程度上取決于DAC的采樣速率和生成的波形頻率。要想只用一個模擬濾波器來實現(xiàn)可變的采樣頻率和輸出信號頻率，并滿足各種嚴格的性能要求，這幾乎是不可能的。

模擬濾波器另外一個關(guān)鍵的指標是群延時，即有限時間長度的信號(如脈沖信號)通過模擬濾波器所需的時間。具有線性群延時的理想濾波器中，信號中的所有頻率成分都具有相同的延時，所以輸出信號的相位不會失真。

第三個濾波器即模擬濾波器3，其截止頻率比前面兩個濾波器都要高得多。因為截止頻率非常高，所以濾波器的通帶(0到0.43fs)非常平坦。fs和2fs處的鏡像成分落在了濾波器3的通帶內(nèi)，所以根本就沒有衰減，但是可以采用數(shù)字插值濾波器減輕這種現(xiàn)象。

為了簡化模擬濾波器的要求，并在一系列采樣速率和輸出頻率上得到較好的結(jié)果，NI 5421設(shè)備使用半帶有限脈沖響應數(shù)字濾波器，以2倍、4倍或8倍的采樣頻率(fs)在波形的每兩個采樣值間插入1個、3個或7個值。因此，有效采樣速率等于原采樣頻率的2倍(2fs)、4倍(4fs)或8倍(8fs)。接著，DAC內(nèi)部就以該有效采樣速率運行——特別地，數(shù)據(jù)是以該速率從內(nèi)存中讀到DAC上。

圖7中，采用2倍插值的濾波器，將DAC的有效采樣速率提高到2fs。第一組重構(gòu)鏡像位于|2fs± fo|頻率上，落入了濾波器2的止帶范圍。

這樣，模擬濾波器2可以方便地濾除數(shù)字信號發(fā)生中的所有鏡像成分，如圖7中的頻率域和圖8中的時間域所示。

使用2倍插值濾波，將DAC的有效采樣速率提高到2fs，可以更好地去除鏡像成分，并生成頻譜純度更好的信號。然而，若將插值濾波器提到4倍上，則能進一步改善輸出信號。

圖9中顯示了采用4倍插值操作和有效采樣頻率為4fs的DAC后，信號的鏡像情況。鏡像成分被移到4fs上，而4fs大于濾波器3的截止頻率。NI 5421中所使用的這種配置，可以去除頻譜鏡像，并且具有最平坦的通帶特性。這種配置已經(jīng)接近于理想的由數(shù)字方式生成頻譜純凈的波形的方法了。NI 5421的通帶(40MHz)平坦度可以達到±0.25 dB，1MHz上總的諧波失真可以達到-75dB。

采用PCI/PXI減少波形下載時間

數(shù)字通信系統(tǒng)的測試波形可能非常大。例如，生成帶有階數(shù)等于16的偽噪聲序列(PN序列，65,635個符號)的WCDMA信號時，所生成的信號大小為3.15MB。為了提高測量的統(tǒng)計可信度，應該使用更大的PN序列。采用GPIB(IEEE 488總線)來下載大于幾百kB的波形時，速度可能會非常慢，而且會嚴重影響測試的吞吐率。雖然高速GPIB (HS488)是一種IEEE標準，但是幾乎沒有儀器可以實現(xiàn)8 MB/s的速度傳輸模式。盡管GPIB標準中規(guī)定理論吞吐率為1 MB/s，但是基于GPIB的儀器的吞吐率一般只能達到200-300kB/s。

采用高度優(yōu)化的驅(qū)動和SMC架構(gòu)，對于大批量數(shù)據(jù)下載，NI 5421的下載速率可以達到84 MB/s。這個速率可以歸功于高吞吐率的PCI總線；但是，與GPIB類似，幾乎沒有哪塊外部插入的板卡其數(shù)據(jù)傳速率可以真的達到PCI吞吐率的理論最大值即132 MB/s。

表1. 下載數(shù)據(jù)到AWG中時，高吞吐率的PXI平臺比GPIB要快247～650多倍。

大容量存儲器用于生成長時間信號

SMC構(gòu)架可以為單通道的NI 5421任意波形發(fā)生器提供最高256MB的內(nèi)存。因為每個采樣值都是16bit的，所以內(nèi)存尺寸應該為128MS(按照采樣點數(shù)計算)。如果采樣率為100 MS/s，則播放時間為1.28s。若采用NI 5421的數(shù)字插值方法，插值模式選為8倍，則播放時間可以擴展至2.56s。輸入至DAC的50 MS/s數(shù)字信號，會在轉(zhuǎn)換成模擬信號前先插值至400 MS/s。若要生成網(wǎng)格圖和星云圖并計算誤碼率，大數(shù)據(jù)集將提高測量結(jié)果的統(tǒng)計可信度。大內(nèi)存可以生成盡可能長的非周期信號，從而極大提高測量的真實性。如果使用小內(nèi)存的AWG、采用循環(huán)的方法來生成長信號，則周期信號分量會影響測試結(jié)果，使得設(shè)備得不到充分的測試。因為偽隨機序列是描述通信系統(tǒng)性能的一個重要工具，所以大內(nèi)存的AWG所生成的長非周期信號對于統(tǒng)計測量非常重要。

創(chuàng)建I和Q數(shù)據(jù)

有大量工具可以用來生成I和Q波形采樣數(shù)據(jù)。采用數(shù)學工具包(如MATRIXx X-Math或MathWorks MATLAB®軟件)仿真所得的數(shù)據(jù)，通常存儲到磁盤上。NI LabVIEW和LabWindows/CVI可以讀取大量數(shù)據(jù)，并將它們轉(zhuǎn)換為16位整型或雙精度的浮點數(shù)——這是NI-FGEN驅(qū)動器可以直接接受的兩種格式。AWG首先將波形數(shù)據(jù)歸一化到±1 V范圍并提取出增益倍數(shù)，然后充分利用DAC的所有16位bit，使用前端模擬電子元件對輸出信號進行放大或衰減，以確保最優(yōu)的輸出信號質(zhì)量。

LabVIEW還可以使用NI調(diào)制工具包直接生成I/Q數(shù)據(jù)。該調(diào)制工具包采用LabVIEW虛擬儀器來進行模擬和數(shù)字信號的調(diào)制與解調(diào)(如AM、FM、PM、QPSK和QAM)。圖10中顯示了如何使用工具包為FM信號生成I和Q數(shù)據(jù)。采用第一個虛擬儀器，選擇一種標準波形(如正弦波、方波或三角波)并指定載波頻率和頻率偏移，生成FM消息信號。第二個虛擬儀器執(zhí)行調(diào)制操作，并返回FM信號的復包絡。最后，采用兩個虛擬儀器從復包絡信號中提取出I和Q數(shù)據(jù)，并將其下載到AWG上。該工具包還可以調(diào)制自定義的消息信號，并提取出調(diào)制信號的幅度和相位成分(極坐標形式)，從而測試基于極坐標的數(shù)字調(diào)制器。采用其它調(diào)制方法(如QAM和QPSK)的波形發(fā)生程序，也可以按照類似的結(jié)構(gòu)實現(xiàn)。

圖10. 使用NI LabVIEW的調(diào)制工具包，為FM信號生成I和Q波形數(shù)據(jù)。

為了模擬通道效應，調(diào)制工具包中提供了Rayleigh和Rician衰落模型；或者你也可以根據(jù)仿真工具的輸出，創(chuàng)建自定義的衰落模型。為了嚴格測試由調(diào)制工具包設(shè)計的解調(diào)器，可以在IQ信號中增加一些干擾如正交偏移和加性高斯白噪聲(AWGN)，從而更準確地模擬真實的操作環(huán)境。