新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于FPGA實現(xiàn)感性元件電阻測試

基于FPGA實現(xiàn)感性元件電阻測試

作者: 時間:2017-01-09 來源:網(wǎng)絡(luò) 收藏
圖4、通過定點設(shè)計模型生成FPGA代碼
4、 測試驗證
圖5、感性電阻測試FPGA代碼
圖6、未進(jìn)行降采樣濾波電阻測試效果
如圖6所示,起始跳變是由于線圈充電瞬間造成的,但是由于未進(jìn)行由于線圈感應(yīng)電動勢影響所以電阻變化較大,如圖7細(xì)化觀察。
圖7、電阻變化較大
通過降采樣濾波算法,濾除由于電流不穩(wěn)定造成的感性線圈產(chǎn)生電動勢導(dǎo)致的電阻波動誤差,如圖8所示,感應(yīng)線圈電阻測試穩(wěn)定,通過與6位半DMM比較,結(jié)果一致。
圖8、通過降采樣濾波后的電阻測試

上一頁 1 2 下一頁

關(guān)鍵詞: FPGA感性元件電阻測

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉