數(shù)字示波器之DMA高速數(shù)據(jù)采集方案設(shè)計

　　本刊前兩期給出了數(shù)字示波器DIY制作方案，第一篇集中介紹了LCD繪圖顯示，第二篇介紹了模擬信號調(diào)理，完成這些內(nèi)容學(xué)習(xí)之后，讀者可能會發(fā)現(xiàn)一個致命的問題，那就是高速數(shù)據(jù)采集，前面給出的方案是基于MCU控制的ADC，這種方案致命的缺陷是數(shù)據(jù)采集的速度慢，對頻率稍高的信號無法有效采樣，本篇將介紹一種MCU加CPLD控制的DMA高速數(shù)據(jù)采樣方案。

　　一、傳統(tǒng)低速數(shù)據(jù)采集

　　傳統(tǒng)MCU控制的ADC數(shù)據(jù)采集原理框圖如圖1所示，MCU運(yùn)行驅(qū)動程序控制ADC循環(huán)轉(zhuǎn)換，每次轉(zhuǎn)換通常由啟動、查詢等待、讀取數(shù)據(jù)、寫入RAM幾個過程，每一個過程都需要CPU執(zhí)行若干指令來實(shí)現(xiàn)，這樣的數(shù)據(jù)采集不僅受ADC速度，尤其是受到MCU運(yùn)行速度影響，通常只能做低速數(shù)據(jù)采集。

　　二、DMA數(shù)據(jù)采集

　　DMA也就是DirectMemoryAccess簡稱，是直接內(nèi)存存取的意思，DMA的主要優(yōu)勢是可在無CPU干涉的情況下進(jìn)行數(shù)據(jù)的交換，可以將ADC的速度發(fā)揮到極致?；贛CU加CPLD控制的DMA原理框圖如圖2所示。MCU通過對CPLD的控制，實(shí)現(xiàn)讓出數(shù)據(jù)總線，由CPLD時序邏輯電路控制AD循環(huán)轉(zhuǎn)換并將結(jié)果直接存儲到RAM中，這個循環(huán)過程是純硬件電路實(shí)現(xiàn)的，因此速度快，不受MCU速度影響。MCU查詢到一幀數(shù)據(jù)采集完成后，再奪回數(shù)據(jù)總線，從RAM中讀取數(shù)據(jù)，處理數(shù)據(jù)并顯示波形。

　　下面我們結(jié)合具體的器件來介紹這種DMA方案，ADC器件選擇TLC5510，RAM選擇UT62256，32KSRAM。

　　TLC5510是美國德州儀器公司生產(chǎn)的８位半閃速結(jié)構(gòu)模數(shù)轉(zhuǎn)換器，它采用CMOS工藝制造，可提供最小20Msps的采樣率。

　　TLC5510的工作時序圖如圖3所示，時鐘信號CLK在每一個下降沿采集模擬輸入信號。第Ｎ次采集的數(shù)據(jù)經(jīng)過2.5個時鐘周期的延遲之后，在時鐘上升沿將轉(zhuǎn)換得到的結(jié)果送到內(nèi)部數(shù)據(jù)總線上，在時鐘其他時間段數(shù)據(jù)保持不變?？梢钥吹?，該器件可以在20MHz時鐘信號驅(qū)動下以20MHz的采樣率采集數(shù)據(jù)，平均獲得一個數(shù)據(jù)只要0.05μs。

　　綜合TLC5510的工作時序和RAM的寫入時序，提出如圖5所示的驅(qū)動過程?；谕粋€時鐘信號驅(qū)動，在時鐘下降沿①、低電平②、上升沿③、高電平④4個節(jié)拍中，同步實(shí)現(xiàn)AD轉(zhuǎn)換和數(shù)據(jù)寫入RAM。