新聞中心

EEPW首頁 > 測試測量 > 設(shè)計(jì)應(yīng)用 > 可能會(huì)對高速數(shù)據(jù)傳輸造成損害的因素以及測試過程

可能會(huì)對高速數(shù)據(jù)傳輸造成損害的因素以及測試過程

作者: 時(shí)間:2017-01-12 來源:網(wǎng)絡(luò) 收藏
多年來,寬同步并行總線已成為數(shù)字設(shè)備之間進(jìn)行數(shù)據(jù)交換的主要技術(shù)手段。通過并行移動(dòng)多個(gè)比特,這些數(shù)據(jù)總線技術(shù)好像比串行(順序)傳輸技術(shù)的通信速度更快。但遺憾的是,并行總線定時(shí)同步(時(shí)滯)在時(shí)鐘頻率和數(shù)據(jù)傳輸率較高時(shí)存在嚴(yán)重的問題,這明顯限制了并行總線傳輸?shù)乃俣取?p>

本文引用地址:http://butianyuan.cn/article/201701/338037.htm

此外,這一技術(shù)在支持長距離、實(shí)施成本和最終用戶成本方面也面臨重大挑戰(zhàn)。通過比較,串行總線只發(fā)送一個(gè)比特流并具有“自時(shí)鐘”機(jī)制,因此數(shù)據(jù)和時(shí)鐘之間沒有時(shí)序偏差(即同時(shí)傳輸?shù)谋忍氐竭_(dá)時(shí)間之差)。借助串行傳輸,消除了信號(hào)同步問題,而且整體性能更強(qiáng)。

然而,隨著技術(shù)進(jìn)步,這個(gè)性能障礙得到解決,另一個(gè)問題又出現(xiàn)在人們面前。速度更快的新技術(shù)在化解此項(xiàng)挑戰(zhàn)的同時(shí),也使設(shè)計(jì)更趨復(fù)雜,而且持續(xù)變化的標(biāo)準(zhǔn)也產(chǎn)生了更多新的設(shè)計(jì)難題,這會(huì)妨礙產(chǎn)品快速上市并增加開發(fā)成本。包括 PCI-Express、XAUI、RapidIO、USB, HDMI 和 SATA 在內(nèi)的一些新的串行數(shù)據(jù)總線架構(gòu)所帶來的數(shù)據(jù)處理量比幾年前要大好幾個(gè)數(shù)量級(jí)。

為了確保產(chǎn)品開發(fā)的所有階段之間的交互操作性,標(biāo)準(zhǔn)化勢在必行。領(lǐng)先的技術(shù)公司已經(jīng)將2.5-Gbit/s 和 3-Gbit/s的設(shè)計(jì)產(chǎn)品化,而5-Gbit/s 技術(shù)也即將面世,同時(shí),10Gbs 已經(jīng)用于網(wǎng)絡(luò)通信的設(shè)計(jì)。在如此復(fù)雜多變的環(huán)境下,工程師極需一些測試解決方案,幫助其迅速輕松地發(fā)現(xiàn)和糾正設(shè)計(jì)中的問題。在此,泰克提供了完備的串行數(shù)據(jù)測試解決方案,有助于工程師開發(fā)產(chǎn)品,并能夠確保符合最新的串行數(shù)據(jù)測試要求。

測試高速串行數(shù)據(jù)總線

在設(shè)計(jì)過程中,工程師需要確認(rèn)高速串行總線能夠正確傳送數(shù)據(jù),同時(shí)串行傳輸問題也不會(huì)給其他系統(tǒng)元件帶來不利影響。最新標(biāo)準(zhǔn)具有更快的邊緣速率和更窄的數(shù)據(jù)脈沖,對驗(yàn)證、調(diào)試和測試過程提出了一些獨(dú)特且嚴(yán)格的要求。

隨著數(shù)千兆數(shù)據(jù)傳輸率在數(shù)字系統(tǒng)中屢見不鮮,信號(hào)完整性(即集成電路正確運(yùn)行所具備的信號(hào)質(zhì)量)也逐漸成為設(shè)計(jì)人員關(guān)注的重點(diǎn)。數(shù)據(jù)流中一個(gè)比特的錯(cuò)誤都會(huì)對指令或數(shù)據(jù)交換處理的結(jié)果產(chǎn)生巨大的影響。

可能會(huì)對傳輸信號(hào)質(zhì)量造成損害的因素包括:

千兆信號(hào)速度:超高速傳輸率、低電壓差分信號(hào)和多級(jí)信號(hào)傳輸更容易引起信號(hào)完整性問題、差分時(shí)滯、噪音和模擬干擾的問題。由于串行總線可以為單通道架構(gòu),也可以為多通道架構(gòu)以提升數(shù)據(jù)量,此時(shí)將造成整體設(shè)計(jì)更復(fù)雜并可能引起通道時(shí)滯定時(shí)干擾問題。

抖動(dòng):由于較高的數(shù)據(jù)速率和嵌入的時(shí)鐘的影響,現(xiàn)代串行設(shè)備會(huì)很容易受到抖動(dòng)的影響,抖動(dòng)會(huì)產(chǎn)生傳輸錯(cuò)誤并導(dǎo)致比特差錯(cuò)率,性能下降。抖動(dòng)通常使信號(hào)偏離理想的時(shí)間。抖動(dòng)通常源自串?dāng)_、系統(tǒng)噪音、同步開關(guān)輸出和一些其他的常見干擾信號(hào)。

傳輸線影響:傳輸線作為電源和信號(hào)傳輸?shù)闹薪椋梢允呛唵蔚臒o源線路元件,如電線、電纜和芯片印刷電路板(PCB)互連。借助串行數(shù)據(jù)技術(shù),信號(hào)發(fā)送器、傳輸線和接收器共同構(gòu)成了串行數(shù)據(jù)網(wǎng)絡(luò)。而由此帶來的傳輸效應(yīng)(如反射和阻抗不連續(xù))會(huì)嚴(yán)重影響信號(hào)質(zhì)量并導(dǎo)致傳輸錯(cuò)誤。

噪音:噪音是在采樣數(shù)據(jù)中出現(xiàn)的任何多余的信號(hào)。噪音來自外源(如 AC 電源線)和內(nèi)源(如數(shù)字時(shí)鐘、微處理器和開關(guān)電源)。噪音可能是瞬時(shí)的,或者是寬帶隨機(jī)噪音,但都會(huì)引起抖動(dòng)和信號(hào)完整性問題。

帶有嵌入式時(shí)鐘的高速數(shù)字信號(hào)具有越來越像模擬系統(tǒng)的特征,使設(shè)計(jì)驗(yàn)證和系統(tǒng)集成面臨更嚴(yán)峻的挑戰(zhàn)。由于信號(hào)即使在很小的失真或抖動(dòng)下都可能使系統(tǒng)變得不穩(wěn)定,這令用戶在各種條件下實(shí)施精確驗(yàn)證、特征描述和強(qiáng)度測試都要面臨新的問題。


上一頁 1 2 下一頁

評(píng)論


技術(shù)專區(qū)

關(guān)閉