基于正交矢量放大的MRS信號(hào)采集模塊設(shè)計(jì)---- 采集模塊硬件設(shè)計(jì)(二)

4.3鎖相環(huán)電路

4.3.1倍頻電路設(shè)計(jì)思路

CPLD的FLASH中存儲(chǔ)的正弦波的一個(gè)周期用256個(gè)點(diǎn)來(lái)輸出，而正弦波的頻率要求是在1300Hz～3000Hz范圍內(nèi)可調(diào)，步長(zhǎng)為0.1Hz.這就要求FLASH模塊的時(shí)鐘頻率在333KHz～768KHz范圍內(nèi)按步長(zhǎng)25.6Hz可調(diào)。CPLD用的外部晶振為125MHz，如果這個(gè)時(shí)鐘頻率由CPLD分頻產(chǎn)生，不能達(dá)到設(shè)計(jì)要求。但是CPLD可以實(shí)現(xiàn)頻率在1300Hz～3000Hz范圍內(nèi)按步長(zhǎng)0.1Hz可調(diào)，再把這個(gè)頻率進(jìn)行256倍頻就可以達(dá)到設(shè)計(jì)要求了。

4.3.2鎖相環(huán)電路芯片選擇

利用鎖相環(huán)可以實(shí)現(xiàn)非常穩(wěn)定的倍頻電路。鎖相環(huán)是一個(gè)相位負(fù)反饋的閉合環(huán)路，其頻率跟蹤原理圖如圖4.10所示.

鎖相環(huán)是由相位比較器（也稱(chēng)鑒相器）、低通濾波器LPF和壓控振蕩器VCO三個(gè)環(huán)路部件組成的一個(gè)反饋控制系統(tǒng)。相位比較器（也稱(chēng)鑒相器）對(duì)基準(zhǔn)輸入信號(hào)和壓控振蕩器引入的信號(hào)進(jìn)行比較，當(dāng)基準(zhǔn)信號(hào)和壓控振蕩器信號(hào)頻率與相位相同時(shí)，鑒相器的輸出為零；當(dāng)兩信號(hào)的頻率和相位不同時(shí)，鑒相器的輸出就產(chǎn)生一個(gè)誤差電壓，這個(gè)誤差電壓經(jīng)過(guò)濾波環(huán)節(jié)，控制壓控振蕩器，使其輸出頻率和相位與輸入信號(hào)的頻率和相位絕對(duì)匹配，鎖相環(huán)路既實(shí)現(xiàn)了“鎖相”。

將壓控振蕩器輸出信號(hào)經(jīng)過(guò)N分頻后再輸入到相位比較器中，那么鎖相環(huán)鎖定后壓控振蕩器輸出的信號(hào)頻率就是基準(zhǔn)信號(hào)頻率的N倍，這就是鎖相環(huán)實(shí)現(xiàn)倍頻電路的原理，如圖4.11所示。

現(xiàn)在常使用集成電路鎖相環(huán)74HC4046，它的內(nèi)部電路框圖如圖4.12所示。

主要由相位比較器Ⅰ、Ⅱ、壓控振蕩器（VCO）、線性放大器、源跟隨器、整形電路等部分構(gòu)成。比較器Ⅰ采用異或門(mén)結(jié)構(gòu)，當(dāng)兩個(gè)輸人端信號(hào)Ui、Uo的電平狀態(tài)相異時(shí)（即一個(gè)高電平，一個(gè)為低電平），輸出端信號(hào)UΨ為高電平；反之，Ui、Uo電平狀態(tài)相同時(shí)（即兩個(gè)均為高，或均為低電平），U_Ψ輸出為低電平。當(dāng)Ui、Uo的相位差Δφ在0°-180°范圍內(nèi)變化時(shí)，U_Ψ的脈沖寬度m亦隨之改變，即占空比亦在改變。從比較器Ⅰ的輸入和輸出信號(hào)的波形（如圖4.13所示）可知，其輸出信號(hào)的頻率等于輸入信號(hào)頻率的兩倍，并且與兩個(gè)輸入信號(hào)之間的中心頻率保持90°相移。對(duì)相位比較器Ⅰ，它要求Ui、Uo的占空比均為50%（即方波），這樣才能使鎖定范圍為最大。本設(shè)計(jì)中要產(chǎn)生的時(shí)鐘頻率為占空比為50%的方波，所以使用相位比較器Ⅰ.

74HC4046鎖相環(huán)采用的是RC型壓控振蕩器，必須外接電容C1和電阻R1作為充放電元件。當(dāng)PLL對(duì)跟蹤的輸入信號(hào)的頻率寬度有要求時(shí)還需要外接電阻R2.由于VCO是一個(gè)電流控制振蕩器，對(duì)定時(shí)電容C1的充電電流與從9腳輸入的控制電壓成正比，使VCO的振蕩頻率亦正比于該控制電壓。當(dāng)VCO控制電壓為0時(shí)，其輸出頻率最低；當(dāng)輸入控制電壓等于電源電壓VDD時(shí)，輸出頻率則線性地增大到最高輸出頻率。VCO振蕩頻率的范圍由R1、R2和C1決定。由于它的充電和放電都由同一個(gè)電容C1完成，故它的輸出波形是對(duì)稱(chēng)方波。