基于FPGA實現(xiàn)邏輯芯片的功能故障測試

在最原始的測試過程中，對集成電路（IntegratedCircuit,IC）的測試是依靠有經(jīng)驗的測試人員使用信號發(fā)生器、萬用表和示波器等儀器來進行測試的。這種測試方法測試效率低，無法實現(xiàn)大規(guī)模大批量的測試。隨著集成電路的集成度和引腳數(shù)的不斷增加，工業(yè)生產(chǎn)上必須要使用新的適合大規(guī)模電路測試的測試方法。在這種情況下，集成電路的自動測試儀開始不斷發(fā)展。

　　現(xiàn)在國內的同類型產(chǎn)品中，一部分采用了單片機實現(xiàn)，這部分儀器分析速度慢，難以用于大規(guī)模的測試系統(tǒng)之中，并且在管腳的擴展性上受到嚴重的限制。另一部分使用了DSP芯片，雖然功能上較為完善，但造價不菲，實用性能有限。本文的設計是基于FPGA實現(xiàn)邏輯芯片的功能故障測試。由于FPGA芯片價格的不斷下降和低端芯片的不斷出現(xiàn)，使用FPGA作為主控芯片可以更適合于市場，且有利于對性能進行擴展。實驗表明，該系統(tǒng)設計合理，能對被測芯片進行準確的功能測試。

　　1.邏輯芯片功能測試的基本理論簡介

　　功能測試也稱為合格-不合格測試，它決定了生產(chǎn)出來的元件是否能正常工作。一個典型的測試過程如下：將預先定義的測試模板加載到測試設備中，它給被測元件提供激勵和收集相應的響應；需要一個探針板或測試板將測試設備的輸入、輸出與管芯或封裝后芯片的相應管腳連接起來。測試模板指的是施加的波形、電壓電平、時鐘頻率和預期響應在測試程序中的定義。

　　元件裝入測試設備，測試設備執(zhí)行測試程序，將輸入模板序列應用于被測元件，比較得到的和預期的響應。如果觀察到不同，則表示元件出錯，即該元件功能測試不合格。

　　2.測試系統(tǒng)設計

　　該測試系統(tǒng)由下位機硬件電路和上位機測試軟件兩大部分構成。系統(tǒng)采用功能模塊化設計，控制靈活，操作簡單，而且采用ROM存儲測試向量表庫，方便以后的芯片型號添加和擴展，有很好的實際應用性。

　　2.1 硬件設計

　　系統(tǒng)硬件主要由FPGA控制器模塊、串口通信模塊、電平比較模塊和測試平臺模塊構成，其結構如圖1所示。

　圖1 系統(tǒng)硬件結構圖

　　控制器模塊選用Altera的FPGA芯片EP3C16Q240C8N,配置芯片選用EPCS4.控制器由使用VerilogHDL硬件語言實現(xiàn)了包括串口接收模塊、數(shù)據(jù)轉換與測試保護模塊和串口發(fā)送模塊三個部分的功能設計。串口接收模塊完成與串口芯片MAX3232進行通信，接收由上位機發(fā)送來的測試指令；數(shù)據(jù)轉換與測試保護模塊產(chǎn)生實現(xiàn)一個類似于D觸發(fā)器的保護器，對測試端的被測芯片輸出腳進行雙保護，保證其在測試后的回測值不受初值影響；串口發(fā)送模塊將測試后得到的數(shù)據(jù)組合為一個回測寄存器，并按照串口通信協(xié)議將回測數(shù)據(jù)發(fā)送回上位機。

　　串口通信模塊選用MAX3232芯片，現(xiàn)串口的全雙工數(shù)據(jù)傳輸。

　　E818電平比較電路為邏輯功能測試的核心硬件部分。E818是SEMTECH公司專門針對ATE邏輯功能測試而開發(fā)的窗口比較器芯片，它解決了被測對象DUT芯片的雙向輸入數(shù)據(jù)電平要求。

　　2.2 軟件設計

　　系統(tǒng)軟件上位機軟件是使用VC++6.0來編寫的。上位機調用Access中的測試數(shù)據(jù)，經(jīng)串口發(fā)送出后，系統(tǒng)硬件就會運行測試程序。測試結束后硬件系統(tǒng)會將測試得到的返回數(shù)據(jù)發(fā)送回上位機軟件。這時，上位機軟件接收到返回數(shù)據(jù)后需要對返回數(shù)據(jù)與標準無故障值進行對比，以確定此次測試是否正確通過。所以上位機軟件的功能分為：數(shù)據(jù)庫的調用，測試矢量的接收和發(fā)送和回測信號的對比三大部分。系統(tǒng)軟件流程圖如圖2所示。

圖2 系統(tǒng)軟件流程圖

　　3.系統(tǒng)測試驗證

　　3.1 常規(guī)測試

　　以芯片74LS08為例，測試流程如下：

　?。?）使用Microsoft Office Access2003軟件建立測試數(shù)據(jù)庫，并在數(shù)據(jù)庫中建立幾款不同被測芯片的測試數(shù)據(jù)。