新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動(dòng)態(tài) > 三星VS臺(tái)積電 10nm之后聽誰的

三星VS臺(tái)積電 10nm之后聽誰的

作者: 時(shí)間:2017-05-09 來源:anandtech 收藏

  2017年3月,分別就其半導(dǎo)體制程工藝的現(xiàn)狀和未來發(fā)展情況發(fā)布了幾份非常重要的公告。表示,該公司有超過7萬個(gè)晶圓加工過程都采用了第一代 FinFET工藝,未來這一數(shù)量還會(huì)繼續(xù)增加,同時(shí),還公布了未來的即將采用的工藝路線圖。特別是,三星計(jì)劃在未來將公布三個(gè)工藝,目前為止,我們對(duì)于這三個(gè)工藝均一無所知。

本文引用地址:http://www.butianyuan.cn/article/201705/358906.htm

  另一方面,表示,采用其第一代工藝的芯片將會(huì)很快實(shí)現(xiàn)量產(chǎn),同時(shí),也表示,在未來幾年,臺(tái)積電將會(huì)陸續(xù)推出幾項(xiàng)全新的工藝,這其中就包括將在2019年推出的首款7nm EUV工藝。

  10 nm: 三星還在不斷推進(jìn)

  

三星VS臺(tái)積電 10nm之后聽誰的

 

  眾所周知,2016年11月份,三星已經(jīng)開始將10LPE制造技術(shù)應(yīng)用到其生產(chǎn)的SOC中。這一制造技術(shù)與三星之前使用的14LPP工藝相比,將能夠縮小30%的晶片面積,同時(shí)能夠降低40%的功耗或者是提高27%的性能(以同樣的能耗)。到目前為止,三星已經(jīng)用該技術(shù)加工量超過七萬片wafer,從這一過程中規(guī)可以大概估算出三星的技術(shù)(考慮到的工藝生產(chǎn)周期為90天左右)。

  同時(shí),我們應(yīng)當(dāng)知道的是,三星目前還沒有推出很多10nm工藝的產(chǎn)品:只有三星自己的Exynos系列和三星為高通代工的835芯片是使用了三星的10nm工藝。

  

三星VS臺(tái)積電 10nm之后聽誰的

 

  除了以上產(chǎn)品之外,三星計(jì)劃在2017年底量產(chǎn)采用第二代10nm工藝的芯片,也就是三星所說的10LPP工藝。未來,三星將會(huì)在2018年底推出采用第三代10nm工藝的芯片(10LPU)。去年,三星曾表示,10LPP工藝比現(xiàn)有的10LPE工藝提高了10%左右的性能,而10LPU工藝,具體細(xì)節(jié)目前還一無所知。

  但是我們可以肯定的是10LPU工藝必然在性能,功耗和芯片面積上有所提升,但是具體在哪一方面會(huì)有巨大突破,目前還不甚明朗。

  隨著這一工藝的出現(xiàn),三星也將會(huì)和Intel在14nm上推出三代不同的改進(jìn)工藝一樣,在10nm上推出三種不同的改進(jìn)工藝。

  不過值得注意的是,三星在14nm上并沒有推出14LPC工藝的產(chǎn)品,那么我們可以猜測(cè),在10nm上,三星也不會(huì)推出對(duì)應(yīng)工藝的產(chǎn)品。

  這是否意味著,三星推出的10LPU工藝主要針對(duì)的是超小型的、超低功耗的應(yīng)用各種新興應(yīng)用呢,三星還沒有給出確切的回答。

  10nm: TSMC已經(jīng)準(zhǔn)備好了

  

三星VS臺(tái)積電 10nm之后聽誰的

 

  至于臺(tái)積電,其10nm工藝(CLN10FF)已經(jīng)有兩個(gè)工廠能夠達(dá)到合格要求,其大規(guī)模量產(chǎn)大概時(shí)間為2017年下半年。預(yù)計(jì)未來這兩個(gè)工廠每季度能夠生產(chǎn)上萬片芯片。臺(tái)積電希望能夠不斷增加產(chǎn)能,計(jì)劃在今年出貨40萬片晶圓。

  考慮到FinFET技術(shù)冗長(zhǎng)的生產(chǎn)周期,臺(tái)積電想要提高10nm工藝的產(chǎn)能來滿足其主要客戶的芯片需求,還需要很長(zhǎng)的產(chǎn)能爬坡時(shí)間。那么蘋果如果想要使用采用這一工藝的芯片,為其今年九月或者是十月推出新手機(jī)進(jìn)行大量備貨,在前期還是非常困難的。

  

三星VS臺(tái)積電 10nm之后聽誰的

 

  CLN10FF技術(shù)與CLN16FF+技術(shù)相比到底存在多少優(yōu)勢(shì)在臺(tái)積電內(nèi)部已經(jīng)進(jìn)行過多次討論,該工藝明顯是針對(duì)移動(dòng)設(shè)備使用的SOC的,而不是為普通的芯片廠商準(zhǔn)備的。在相同的功率和復(fù)雜性下,該工藝能夠提高50%的芯片密度。如果采用同一頻率和復(fù)雜性,同時(shí)降低40%的功耗,同樣能夠帶來20%的性能提升。

  與三星不同的是,臺(tái)積電并不打算在10nm工藝上推出多個(gè)改進(jìn)型工藝。臺(tái)積電預(yù)計(jì)在明年直接推出7nm工藝。

  7nm對(duì)于半導(dǎo)體制造工藝來說是非常重要的里程碑,吸引了很多設(shè)計(jì)者為之努力。

  但是,臺(tái)積電的野心明顯不止于此,臺(tái)積電未來還打算推出多種專門針對(duì)超小型和超低功耗應(yīng)用的制造工藝。

  超越10nm的臺(tái)積電:7 nm DUV 和 7 nm EUV

  如前所述,未來臺(tái)積電的7nm工藝將會(huì)被應(yīng)用到數(shù)百家公司的數(shù)以千計(jì)的不同的應(yīng)用之中。

  不過,臺(tái)積電最初的計(jì)劃并不是這樣。臺(tái)積電最初為7nm工藝設(shè)計(jì)了兩個(gè)版本:一種是針對(duì)高性能應(yīng)用的7nm工藝,一種是針對(duì)移動(dòng)應(yīng)用的7nm工藝。但是這兩種工藝都需要采用浸沒式光刻技術(shù)和DUV技術(shù)。經(jīng)過多次嘗試之后,臺(tái)積電最終決定引入更加先進(jìn)的制造工藝,將EUV技術(shù)引入7nm工藝中。這一方法可以說是從GlobalFoundries的制造工藝中得到的借鑒。

  

三星VS臺(tái)積電 10nm之后聽誰的

 

  臺(tái)積電的第一代CLN7FF預(yù)計(jì)將會(huì)與2017年第二季度進(jìn)入試產(chǎn)階段,今年晚些時(shí)候可能推出樣片。而大規(guī)模的進(jìn)行生產(chǎn)則需要等到2018年第二季度。所以,我們?nèi)绻胍诋a(chǎn)品中見到采用7nm工藝的芯片產(chǎn)品,至少需要等到明年下半年。

  與CLN16FF+相比,CLN7FF工藝將會(huì)使得芯片制造上在相同晶體數(shù)量的情況下,整體的體積縮小70%;而在相同的芯片復(fù)雜性情況下,將能夠降低60%的功耗或者是增加30%的頻率。

  據(jù)了解,臺(tái)積電未來推出的第二代7nm工藝(CLN7FF+),將會(huì)引入EUV技術(shù),這就要求開發(fā)出針對(duì)7nm工藝重新設(shè)計(jì)的更多的EUV生產(chǎn)規(guī)則。改進(jìn)后的工藝預(yù)計(jì)可能縮小10-15~20%左右的晶圓面積,同時(shí)能夠提高性能,降低功耗。

  此外,與傳統(tǒng)的生產(chǎn)設(shè)計(jì)工藝相比,使用DUV工具進(jìn)行設(shè)計(jì),能夠極大的縮短生產(chǎn)周期。

  臺(tái)積電第二代7nm工藝(CLN7FF+)預(yù)計(jì)將于2018年第二季度進(jìn)行試產(chǎn),2019年下半年能夠量產(chǎn)面市。

  

三星VS臺(tái)積電 10nm之后聽誰的

 

  事實(shí)上,三大代工廠商在7nm工藝節(jié)點(diǎn)上都將會(huì)是使用EUV技術(shù)。但是ASML和其他EUV設(shè)備上想要真的將EUV技術(shù)投入商業(yè)應(yīng)用,至少還需要兩年的時(shí)間。

  雖然在某些方面EUV可以實(shí)現(xiàn),但是要真的應(yīng)用還需要等到2019年。但是,臺(tái)積電和三星都已經(jīng)在討論第二代EUV工藝了,從目前的情況來看,代工廠商對(duì)于EUV廠商的未來的設(shè)備進(jìn)度還是抱有非常大的信心的。


上一頁 1 2 下一頁

關(guān)鍵詞: 三星 臺(tái)積電 10nm

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉