基于DSP+FPGA技術的高精度程控交流電源的實現(xiàn)

1 引言

隨著自動測試技術的不斷發(fā)展，對程控交流電源的性能也提出了新要求，不僅要求功率大，精度高，而且要求輸出范圍寬，波形可任意程控。這里介紹了一種基于DSP+FPGA芯片技術的高精度程控交流電源的實現(xiàn)方法，利用FPGA實現(xiàn)了任意波形發(fā)生功能，并且獲得了極高的輸出精度和靈活的輸出波形控制，滿足各種復雜測試需求。

2 基本原理與方案

程控交流電源原理框圖如圖1所示

交流輸入和整流濾波電路將輸入電壓經(jīng)過整流濾波后為后續(xù)電路提供一個較純凈的電壓。偏置電路為所有電路提供偏置電壓。

功率部分結構上采用兩級變換，實現(xiàn)前后級之間隔離，主要包括DC／DC變換和全橋逆變兩部分。由于輸出容量S=750 VA，為減小體積、提高效率，功率變換采用開關方式?？紤]到輸出電壓和功率的設計要求，前后級均采用全橋拓撲。前級DC／DC使用高頻變壓器進行輸入與輸出的電氣隔離，同時，控制電路取樣輸出電壓進行閉環(huán)控制，可得到穩(wěn)定的直流輸出。后級全橋逆變采用正弦脈寬調(diào)制(SPWM)技術，以任意波形發(fā)生器的輸出為參考基準，根據(jù)等效面積原理，生成所需波形的等效PWM波。通過控制逆變電路中開關器件的通斷，獲得恒幅值的高頻調(diào)制波形，經(jīng)整形濾波后，得到需要的輸出波形。利用任意波形發(fā)生器，改變調(diào)制信號的頻率和幅度，可實現(xiàn)輸出的精確調(diào)節(jié)。

DSP+FPGA控制電路是程控交流電源的核心，它實現(xiàn)了電源高精度實時控制和波形任意發(fā)生的需求，完成了功率電路的PID控制和與相關外圍電路的通信。DSP+FPGA控制電路將輸入和反饋的幅值、頻率、相位等信息處理后，生成所需SPWM信號，控制電源輸出，而實際輸出的幅值、頻率等參數(shù)在DSP+FPGA控制電路中取樣標定后，送回人機界面及相關接口電路，通過液晶顯示器實現(xiàn)信息實時顯示。

3 關鍵電路設計

3．1 任意波形發(fā)生電路設計

程控交流電源輸出電壓可編程的特性是通過參考電壓信號的可編程特性來實現(xiàn)的。為實現(xiàn)電源任意波形輸出，要求參考電壓信號可以是正弦波(頻率、幅值可根據(jù)需要設定)，也可以是在正弦波上疊加諧波，還可以是任意變化的動態(tài)信號波?？梢?，產(chǎn)生高精度可編程參考電壓信號的任意波形發(fā)生器的設計是程控交流電源設計中的關鍵環(huán)節(jié)。由于直接數(shù)字合成(DDS)技術在相對帶寬、頻率轉換時間、高分辨率、相位連續(xù)性、正交輸出以及集成化等一系列性能指標方面遠超過傳統(tǒng)頻率合成技術所能達到的水平，因此采用DDS技術設計任意波形發(fā)生器，使輸出具有極高的頻率分辨率和快速輸出轉換能力，同時使用FPGA器件設計DDS電路，可以實現(xiàn)信號波形的多樣化，而且方便可靠，簡單經(jīng)濟，系統(tǒng)易于擴展。DDS的結構有很多種，其基本電路原理可用圖2來表示。

波形信號的產(chǎn)生由高性能的TMS320C31型DSP控制器實現(xiàn)。該控制器具有強大的指令運算功能和數(shù)據(jù)處理能力，很容易實現(xiàn)各種控制算法及高速實時采樣，可提高系統(tǒng)的工作效率。DDS電路采用FPGA設計，主要由3部分組成：①k和相位初始控制字A的接收電路，由DSP經(jīng)鎖存器送到相位累加器；②相位累加器電路是整個DDS電路的核心，其精度和速度影響整個通道的性能。該電路采用VHDL語言設計。相位累加器接收DSP發(fā)送的32位k和A，在時鐘脈沖的作用下，以A為起點，連續(xù)進行k值相加，生成有規(guī)律的32位相位地址碼，輸出鎖存器將每個相位地址碼鎖存，取其中高18位尋址波形存儲器。在相位舍位條件下，由于相位累加器的輸出為周期序列，易產(chǎn)生有規(guī)律的雜散噪聲。為此，采用抖動注入技術，用18位的隨機數(shù)與要舍去的低18位相加后，再去尋址波形存儲器，這樣就破壞了尋址序列的周期性，將有規(guī)律雜散分量變成隨機的相位噪聲，從而有效消除相位舍位引起的雜散噪聲；③幅度控制字U的接收、D／A轉換和濾波電路。DSP將12位的U送入相應鎖存器，與波形存儲器中的數(shù)據(jù)一起送入D／A轉換器，經(jīng)低通濾波器得到所需模擬信號。

(1)頻率可調(diào)設計

DDS系統(tǒng)采用5．5 MHz晶振，經(jīng)128分頻后產(chǎn)生42．968 75 kHz參考時鐘，因此，最小頻率分辨率為42．968 75 kHz／232=10μHz。若要得到45Hz～1kHz步進10μHz的頻率，則k值相應取值為：45Hz時，k=45Hz／10μHz=4．5x106；1kHz時，k=1kHz／10μHz=108。因此，k值取范圍為4．5×106～108。

(2)相位可調(diào)設計

相位累加器是32位的，理論上相位分辨率可達到(1／232)x360°=8．38x10-8(°)。為實現(xiàn)相位分辨率為0．1°，則初始相位控制字為0．1／(8．38x10-8)=1193 046。若要依次得到初始相位為0～359．9°，則初始相位值設定為1 193 046的0～3 599倍。將1 193 046以二進制形式存儲于程序存儲器，當接收到相位設定值時，先將設定值乘以1 193 046，再轉換為相位初始控制字。

(3)幅度可調(diào)設計

在幅度調(diào)節(jié)設計中采用了雙D／A的設計方法。波形D／A為DAC1，幅度D／A為DAC2，DAC1用于把波形數(shù)據(jù)轉換成模擬量，DAC2用于輸出信號的幅度調(diào)節(jié)。由于DAC1的參考電壓由DAC2提供，因此可利用對DAC1參考電壓的控制來實現(xiàn)幅度的調(diào)節(jié)。設計中DAC2位數(shù)N選用12位，參考電壓UR取5 V。D1為DAC2的輸入數(shù)據(jù)，D2為DAC1的輸入數(shù)據(jù)，Uo為D／A轉換器輸出。由此可得：Uo=(URD1／2N)D2／2N。通過查表將數(shù)據(jù)D2讀到幅度基準寄存器，可獲得幅度范圍0～5 V。經(jīng)反饋及變換電路后幅度范圍為0～300V。

3．2 逆變電路設計

逆變電路采用SPWM方式。由于調(diào)制后的信號中除含有調(diào)制信號和高頻率的載波頻率及載波倍頻附近的頻率分量外，幾乎不含其他諧波。因此，提高開關頻率可消除逆變器的低次諧波，減小諧波損耗，但開關頻率過高會使逆變器的開關損耗及電磁干擾大幅增加，同時給DSP的運算及D／A轉換帶來壓力。此外，死區(qū)時間在脈寬中所占的比例過大也會造成占空比丟失。因此，從開關器件的損耗、諧波失真度之間折中，選取開關頻率為80 kHz。由于單極性調(diào)制產(chǎn)生的波形失真較大，這里采用雙極性調(diào)制技術。全橋的4個功率管都工作在較高的載波頻率，同一橋臂的兩個功率管互補導通，可得到較為理想的輸出波形。

為降低調(diào)制復雜程度，采用異步方式SPWM技術實現(xiàn)頻率輸出的精密控制，保持調(diào)制頻率(即開關頻率)fc固定不變，通過改變載波比N完成fo的變化。由于電源最高輸出頻率只有1 kHz，所以N較大，一周期內(nèi)脈沖數(shù)較多，脈沖不對稱產(chǎn)生的不利影響較小。

設計中采用電壓跟蹤控制方法生成SPWM波形，可實現(xiàn)高精度輸出。該方法具有高頻濾波設計簡單，輸出諧波小的優(yōu)點，其產(chǎn)生的誤差在工程上可忽略不計。工作原理如下：采用閉環(huán)控制，將希望輸出的波形作為指令信號U*，將實際波形作為反饋信號U，通過兩者的瞬時值比較來決定逆變電路各器件的通斷，使實際的輸出跟蹤指令信號變化。在比較控制過程中，設置一個固定的時鐘，以固定采樣周期對指令信號和被控量采樣，按偏差的極性來控制開關器件通斷。在時鐘信號到來時刻，若UU*，令功率開關導通，使U增大；若U>U*，則令功率開關關斷，使U減小。這樣，各采樣時刻的控制作用都使實際電壓與指令電壓的誤差減小，只要N足夠大，即可保證電壓跟蹤控制精度。考慮到功率器件的開通和關斷都需要時間，為防止上下臂直通造成短路，需設置一定的死區(qū)時間。因此，實際電路工作時，考慮到功率器件的開通和關斷時間，調(diào)制度M=0．85。最大輸出電壓有效值為300 V，故前級電壓輸出應為：／0．85=500V。逆變電路關鍵參數(shù)設計過程如下：

(1)輸出濾波器的設計

①濾波電感：最大紋波電流取滿功率輸出正弦電流峰值的30％，即。而紋波電流△i=[(ui-Uo)／L](D／fs)=(ui-uo)uo／(Lui)，其中ui為前級輸出電壓，D為占空比。由上式可知，當uo=0．5ui時，△i最大，故有：△Imax=ui／(4Lfs)，所以L=1．49 mH，取1．5 mH。
②濾波電容：濾波電感、電容一起構成低通濾波器。SPWM方式下，為濾除高次諧波成分，取濾波器截至頻率為開關頻率的1／10，即(2πfs)／10，故C=0．26μF。為消除器件非理想特性及死區(qū)等影響，電容值需大一些，設計中取為1μF。

(2)陷波器的設計

為進一步降低諧波失真，在輸出濾波器后側設置了兩級陷波器電路，電路如圖3所示。

圖中，L1與C1構成第一級陷波器，用于濾除開關頻率噪聲，諧振頻率取fs(80 kHz)，取C1=2μF，則L1=[1／(2πfs)2]／C1=2μH；L2與C2構成第二級陷波器，濾除開關頻率二倍頻噪聲。諧振頻率取為160 kHz，取C2=2μF，則L2=500 nH。

4 實驗結果

在樣機上進行了實驗驗證。額定輸出功率750 VA，可實現(xiàn)頻率變化范圍45 Hz～1 kHz，頻率分辨率為10 μHz，電壓變化范圍0～300 V。滿載300 V正弦電壓輸出波形uo如圖4所示。

圖5示出動態(tài)變化時uo波形。圖5a中uo由100 Hz／80 V逐漸向250 Hz／200 V變化，圖5b中uo在100Hz／240 V和200 Hz／120 V之間交替變化。


5 結論

實驗結果表明，該方案較好地實現(xiàn)了復雜測試對交流電源的需求。采用先進的DDS技術，實現(xiàn)輸出精度高、波形輸出靈活等性能，利用EDA方法，將實現(xiàn)任意波形的DDS關鍵核心部分集成在FPGA芯片內(nèi)，大大簡化了電路，降低了成本，提高了可靠性。采用正弦調(diào)制技術，實現(xiàn)了輸出功率大、諧波含量低等性能。通過實際測試，取得了比較理想的效果，完全符合設計要求。