ASIC設(shè)計(jì)中基于Verilog語(yǔ)言的inout（雙向）端口程序設(shè)計(jì)

作者：王天盛，李斌橋，趙毅強(qiáng)，李樹(shù)榮，裴志軍，姚素英 （天津大學(xué)專(zhuān)用集成電路設(shè)計(jì)中心，天津300072）

論文詳細(xì)介紹了基于Verilog硬件描述語(yǔ)言的inout（雙向）端口設(shè)計(jì)方法，提出了一種與實(shí)際情況吻合的仿真方法，并通過(guò)CMOS圖像傳感器控制電路設(shè)計(jì)中一個(gè)可綜合的設(shè)計(jì)示例，指出了設(shè)計(jì)和仿真中應(yīng)該注意的問(wèn)題。

點(diǎn)擊此處，下載全文