詳解先進(jìn)的半導(dǎo)體工藝之FinFET

FinFET稱(chēng)為鰭式場(chǎng)效晶體管（FinField-EffectTransistor;FinFET）是一種新的互補(bǔ)式金氧半導(dǎo)體（CMOS）晶體管。閘長(zhǎng)已可小于25奈米。該項(xiàng)技術(shù)的發(fā)明人是加州大學(xué)伯克利分校的胡正明教授。Fin是魚(yú)鰭的意思，FinFET命名根據(jù)晶體管的形狀與魚(yú)鰭的相似性。

發(fā)明人

該項(xiàng)技術(shù)的發(fā)明人是加州大學(xué)伯克利分校的胡正明（ChenmingHu）教授。胡正明教授1968年在臺(tái)灣國(guó)立大學(xué)獲電子工程學(xué)士學(xué)位，1970年和1973年在伯克利大學(xué)獲得電子工程與計(jì)算機(jī)科學(xué)碩士和博士學(xué)位?，F(xiàn)為美國(guó)工程院院士。2000年憑借FinFET獲得美國(guó)國(guó)防部高級(jí)研究項(xiàng)目局最杰出技術(shù)成就獎(jiǎng) （DARPAMostOutstandingTechnicalAccomplishmentAward）。他研究的BSIM模型已成為晶體管模型的唯一國(guó)際標(biāo)準(zhǔn)，培養(yǎng)了100多名學(xué)生，許多學(xué)生已經(jīng)成為這個(gè)領(lǐng)域的大牛，曾獲Berkeley的最高教學(xué)獎(jiǎng);于2001~2004年擔(dān)任臺(tái)積電的CTO。

胡正明（ChenmingHu）教授

FinFET的工作原理

FinFET 閘長(zhǎng)已可小于25nm，未來(lái)預(yù)期可以進(jìn)一步縮小至9nm，約是人類(lèi)頭發(fā)寬度的1萬(wàn)分之1。由于在這種導(dǎo)體技術(shù)上的突破，未來(lái)芯片設(shè)計(jì)人員可望能夠?qū)⒊?jí)計(jì)算機(jī)設(shè)計(jì)成只有指甲般大小。FinFET源自于傳統(tǒng)標(biāo)準(zhǔn)的晶體管—場(chǎng)效晶體管（Field-EffectTransistor;FET）的一項(xiàng)創(chuàng)新設(shè)計(jì)。在傳統(tǒng)晶體管結(jié)構(gòu)中，控制電流通過(guò)的閘門(mén)，只能在閘門(mén)的一側(cè)控制電路的接通與斷開(kāi)，屬于平面的架構(gòu)。在FinFET的架構(gòu)中，閘門(mén)成類(lèi)似魚(yú)鰭的叉狀3D架構(gòu)，可于電路的兩側(cè)控制電路的接通與斷開(kāi)。這種設(shè)計(jì)可以大幅改善電路控制并減少漏電流（leakage），也可以大幅縮短晶體管的閘長(zhǎng)。

發(fā)展?fàn)顟B(tài)

在 2011年初，英特爾公司推出了商業(yè)化的FinFET，使用在其22nm節(jié)點(diǎn)的工藝上。從IntelCorei7-3770之后的22nm的處理器均使用了FinFET技術(shù)。由于FinFET具有功耗低，面積小的優(yōu)點(diǎn)，臺(tái)灣積體電路制造股份有限公司（TSMC）等主要半導(dǎo)體代工已經(jīng)開(kāi)始計(jì)劃推出自己的 FinFET晶體管，為未來(lái)的移動(dòng)處理器等提供更快，更省電的處理器。從2012年起，F(xiàn)inFET已經(jīng)開(kāi)始向20納米節(jié)點(diǎn)和14nm節(jié)點(diǎn)推進(jìn)。

在所有的實(shí)際應(yīng)用中，體硅和SOI晶圓具有類(lèi)似的性能和成本;但是，由于體硅FinFET器件具有更大的工藝差異性而使得制造變得更具挑戰(zhàn)性。體硅晶圓加工的高差異性使其最終產(chǎn)品的性能變得不可預(yù)測(cè)。我們發(fā)現(xiàn)，兩種工藝方案具有類(lèi)似的直流DC和交流AC特性。與SOIFinFET相比，PN結(jié)隔離 FinFET器件性能將會(huì)受到寄生電容增大5%～6%得影響。

采用PN結(jié)隔離的體硅FinFET器件的工藝流程

與此相反，對(duì)工藝差異性的比較表明，SOIFinFET器件可能具有更好的匹配特性。在SOI工藝中，“鰭”的高度和寬度可能更加容易控制，而體硅工藝則在制造和工藝控制方面面臨著更為嚴(yán)峻的挑戰(zhàn)。

SOIFinFET器件和PN結(jié)隔離體硅FinFET器件的差異性比較

SOIFinFET、體硅FinFET和平面晶體管的性能比較

在22nm技術(shù)節(jié)點(diǎn)階段，對(duì)提高器件密度的期望使得FinFET器件開(kāi)始具有比平面技術(shù)更為實(shí)在的優(yōu)勢(shì)。

首先，接觸柵極的節(jié)距必須按比例縮小到小于約束柵constraininggate的長(zhǎng)度，也就是要小于所有高性能晶體管的溝道長(zhǎng)度。FinFET器件本身所具有的短溝道性能優(yōu)勢(shì)將可以進(jìn)行上述的按比例縮小，而不會(huì)產(chǎn)生在平面晶體管中由于需要進(jìn)行大面積溝道摻雜所引起的有害效應(yīng)。

同時(shí)，對(duì) SRAM位單元的期望已開(kāi)始規(guī)定對(duì)每個(gè)獨(dú)立晶體管在差異性上的要求。未摻雜的體硅FinFET器件，正如大多數(shù)重點(diǎn)研究所關(guān)注的，是需要消除注入摻雜濃度的隨機(jī)波動(dòng)（RDF）對(duì)器件差異性的影響，對(duì)于低工作電壓的高性能SRAM位單元來(lái)說(shuō)，去除這種RDF可能是必需的。

SOIFinFET和PN結(jié)隔離體硅FinFET器件的成本對(duì)比

SOI和體硅FinFET器件的總成本之差（相對(duì)于總的晶圓制作成本）

SOIFinFET由于增加了基片的成本，使其總的器件成本有所增加。但在大批量生產(chǎn)中，這種基片成本的增量將在很大程度上能抵消由于體硅器件復(fù)雜工藝造成的成本增量。

掌握 FinFET 技術(shù)，就是掌握市場(chǎng)競(jìng)爭(zhēng)力

簡(jiǎn)而言之，鰭式場(chǎng)效電晶體是閘極長(zhǎng)度縮小到 20 納米以下的關(guān)鍵，擁有這個(gè)技術(shù)的制程與專(zhuān)利，才能確保未來(lái)在半導(dǎo)體市場(chǎng)上的競(jìng)爭(zhēng)力，這也是讓許多國(guó)際大廠趨之若騖的主因。值得一提的是，這個(gè)技術(shù)的發(fā)明人胡正明教授，就是梁孟松的博士論文指導(dǎo)教授，換句話(huà)說(shuō)，梁孟松是這個(gè)技術(shù)的核心人物之一，臺(tái)積電沒(méi)有重用梁孟松繼續(xù)研發(fā)這個(gè)技術(shù)，致使他跳糟到三星電子，讓三星電子的 FinFET 制程技術(shù)在短短數(shù)年間突飛猛進(jìn)甚至超越臺(tái)積電，這才是未來(lái)臺(tái)灣半導(dǎo)體晶圓代工產(chǎn)業(yè)最大的危機(jī)，雖然臺(tái)積電控告梁孟松侵權(quán)與違反競(jìng)業(yè)禁止條款獲得勝訴，但是內(nèi)行人都知道這是贏了面子輸了里子，科技公司的人事安排、升遷、管理如何才能留住人才，值得國(guó)內(nèi)相關(guān)的科技廠商做為借鏡。