芯片疊層型系統(tǒng)級封裝設計優(yōu)化方法

作者 / 陳靖 丁蕾 王立春 上海航天電子技術研究所(上海 201109)

摘要：芯片疊層封裝是一種三維封裝技術，不但可以提高封裝效率、產(chǎn)品集成度和器件運行速度，且可以將可編程邏輯門陣列器件與處理器、存儲芯片、數(shù)模轉換器件等一起封裝，實現(xiàn)器件的多功能化和系統(tǒng)化。以航天小型化計算機為例，分析了芯片疊層型系統(tǒng)封裝設計中存在的典型問題。結合可編程邏輯門陣列器件的I/O可定義和疊層封裝結構特點，提出了一種基于氮化鋁襯底材料的BCB/Cu薄膜多層轉接板完成芯片間高密度互連和電磁屏蔽優(yōu)化新方法，并完成小型化計算機系統(tǒng)級封裝模塊研制。

*基金項目：“十二五”國防先進制造項目(編號：51318070109)

陳靖(1984-)，男，碩士，研究方向：系統(tǒng)級封裝(SiP)技術和多芯片封裝技術。

0 引言

　　隨著航天小型化計算機向小型化、高性能、高可靠等方向發(fā)展，迫切要求對系統(tǒng)進行集成。一般來說，在產(chǎn)品外形尺寸相同的前提下，使產(chǎn)品具備更強大的功能，可借助于芯片疊層封裝技術^[1-2]。但是在進行封裝設計時，典型的芯片疊層結構(金字塔型或懸梁式)并不一定都可以實現(xiàn)。對于標準外形尺寸或空間有限的航天電子產(chǎn)品而言，往往會導致其實際封裝設計缺乏工藝可行性。文中以航天小型化計算機為對象，提出了一種基于高導熱氮化鋁(AlN)襯底材料的BCB/Cu薄膜多層轉接板完成芯片間高密度互連和電磁屏蔽優(yōu)化新方法，與目前TSV(Through Silicon Vias)硅轉接板相比，采用TCV(Through Ceramic Vias)技術制備轉接板，不僅能夠實現(xiàn)2.5D微系統(tǒng)高可靠集成，而且具有陶瓷介電常數(shù)高、絕緣性好、熱導率高，并且低成本、制造工藝簡單等優(yōu)勢。

1 芯片疊層型系統(tǒng)級封裝互連主要問題

　　國產(chǎn)小型化計算機SiP產(chǎn)品中主要有FPGA、 DSP、CPU、SRAM、FLASH、AD、DA等芯片，產(chǎn)品進行封裝集成時，經(jīng)常面臨包括封裝內邏輯關系復雜、互連密度過高和引線鍵合能力限制等因素導致了疊層封裝難以實現(xiàn)或直接影響產(chǎn)品性能。

1.1 邏輯關系復雜

　　相比儲存類產(chǎn)品，航天計算機產(chǎn)品的對外接口多、功能多樣，涉及多種類型的芯片進行封裝集成，使得電路設計更為復雜。在實際封裝設計時，需要根據(jù)芯片物理尺寸建立芯片疊層模型，這些芯片間的邏輯關系往往是比較復雜的。為了實現(xiàn)這些互連關系，一般需要將芯片的電極互連到基板上，然后在基板內進行多層布線，完成電氣連接。而理想的封裝設計目標是芯片與芯片之間進行直接互連(Die To Die)，這樣才能更大限度地減少信號傳輸?shù)难舆t和減少各種寄生參數(shù)^[3~4]。而往往這種目標并不容易實現(xiàn)，芯片間直接互連會受到芯片的電極分布位置和功能定義的限制。

1.2 互連密度過高

　　所用到的集成電路芯片規(guī)模和集成度成倍提高。例如，早期的FPGA規(guī)模只有幾千門，近幾年多家單位推出500萬門以上FPGA，芯片電極(I/O)的間距隨特征尺寸縮小而微縮。從集成電路250 nm節(jié)點的72 μm電極間距縮小至45 nm節(jié)點的48 μm電極間距，這些均對封裝互連工藝和可靠性帶來挑戰(zhàn)。當FPGA與CPU或DSP芯片等超大規(guī)模集成電路進行疊層時，上下層的芯片均為細間距的電極分布，導致芯片在同方向上的引線鍵合密度過高。目前，細間距引線鍵合技術和金絲材料制造工藝日益成熟，使得封裝內多層引線布線能力和互連密度大幅提高。但是過高的互連密度，易出現(xiàn)引線短路(特別在隨機振動條件下)，降低產(chǎn)品的可靠性。

1.3 引線鍵合能力限制

　　傳統(tǒng)的引線鍵合技術在小型化、三維封裝發(fā)展趨勢的推動下，出現(xiàn)了低弧度鍵合、疊層鍵合、引線上芯片鍵合、外懸芯片鍵合、雙面鍵合等新技術^[5-6]。但是，這些鍵合技術共同的難點是無法進行長距離的鍵合，即受到跨距的限制。在疊層方案設計中，往往出現(xiàn)底層芯片相對于上層芯片(如FLASH芯片)的外形尺寸差異過大，致使從上層芯片的電極鍵合到基板或下層芯片焊盤上的引線過長。引線跨距增大不僅會使引線拉力強度降低，還可能會產(chǎn)生引線擺動(Wire Sway)、塌陷(Wire Sagging)等缺陷。

1.4 三維混合芯片近場耦合

　　航天小型化計算機屬于數(shù)?；旌闲盘栂到y(tǒng)，數(shù)字電路快速開關引起的瞬態(tài)開關噪聲可通過封裝基板或互連引線影響敏感電路正常工作，同時噪聲源芯片和敏感芯片之間由于三維堆疊而造成近場空間耦合^[7~8]。對于混合信號系統(tǒng)，特別是高靈敏度產(chǎn)品的系統(tǒng)集成，噪聲源和敏感源距離比2D封裝更近，封裝體內部的近場耦合會嚴重影響信道的傳輸質量，引起高速集成電路信號失真、工作失效。除了混合系統(tǒng)封裝，高速數(shù)字電路系統(tǒng)的速率越來越高，疊層芯片間的空間電磁耦合對數(shù)字路徑高頻分量影響也會越來越大，例如高速AD/DA芯片與FPGA芯片的疊層。

2 芯片疊層型系統(tǒng)級封裝互連優(yōu)化

　　為解決芯片疊層中封裝設計與實施難點，可從以下三方面進行封裝互連方案的優(yōu)化，典型的帶多層轉接板的芯片疊層優(yōu)化結構如圖1所示。

　　1) 原理圖-封裝互連協(xié)同設計。利用FPGA芯片可編程I/O特點，優(yōu)先考慮FPGA與其它功能芯片的互連位置(就近互連原則)，封裝設計完成后在原理圖中進行逆向設計(反標);

　　2) 采用苯并環(huán)丁烯(BCB)作為轉接板高性能的高頻介質材料具有更好的平坦化能力、更低的吸水率、更小的介電常數(shù)和介質損耗。轉接板頂層導體形成RDL(Redistribution Layer)再分布層，完成轉接板之上的芯片與其他芯片或基板互連，減小了芯片引線長度，降低了信號鏈路的寄生電感;

　　3) 采用TCV陶瓷穿孔技術，將轉接板中間層與底層導體互連，形成特殊電磁場帶(Electromagnetic Band Gap, EBG)以及接地屏蔽結構，形成敏感芯片的電磁保護。

　　優(yōu)化后芯片疊層間的互連方案如圖2(a)所示，由于FPGA的可編輯I/O未作具體定義，圖中封裝內的互連網(wǎng)絡復雜程度大大降低。這種情況下，芯片與芯片之間的直接互連成為可能;轉接板上使用BCB/Cu薄膜多層互連工藝。通過RDL層，不但可實現(xiàn)焊盤位置的再分布，大幅降低了封裝內的引線互連密度和互連復雜程度，解決了引線互連跨距的限制，并可對敏感芯片形成電磁保護，從而提高封裝效率和集成度。最終實現(xiàn)的疊層封裝三維效果如圖2(b)所示。

3 芯片疊層結構應力評估

　　在芯片疊層封裝設計中，芯片與轉接板之間膨脹系數(shù)(CTE)存在差異，熱一應力會造成芯片表面鈍化層損傷，直接影響疊層結構的可靠性。同時，選擇較高導熱的材料會有助于疊層結構的導熱性能。表1為220 ℃環(huán)境下得到典型芯片疊層的等效熱應力和等效熱形變仿真和測試結果。

　　分析可知，隨著轉接板與芯片的膨脹系數(shù)差異增大，芯片層間的等效應力和等效形變隨之增加。采用Akrometrix公司TherMoire設備的Shadow Morie法測量轉接板變形情況，使用AlN材料作為轉接板的等效熱形變最大值為39 μm，等效熱應力最大值為91.6 MPa，材料熱性能與Si類似。選擇接近Si材料性能的AlN襯底可以滿足芯片疊層結構的熱可靠性。

　　根據(jù)芯片疊層系統(tǒng)級封裝設計優(yōu)化方法，研制的一款航天小型化計算機實物如下圖4。該模塊包括了CPU、DSP、FPGA、 SRAM×4、FLASH、AD和DA等多芯片器件，用于實現(xiàn)計算與控制一體化集成。最終的模塊尺寸僅為40 mm×40 mm×9 mm，并通過GJB2438 H級的篩選考核要求。

4 結論

　　本文結合FPGA芯片可編程I/O的功能和疊層封裝結構的特點，提出了一種基于高導熱氮化鋁(AlN)襯底材料的BCB/Cu薄膜多層轉接板完成芯片間高密度互連和電磁屏蔽優(yōu)化新方法，并成功應用于某款航天小型化計算機研制中。該優(yōu)化方法有效解決芯片疊層封裝中引線互連密度過大、長距離引線鍵合、電極分布不規(guī)則、數(shù)模芯片的電磁屏蔽等問題，有效地提高了芯片疊層封裝的可靠性。同時，該方法解決了目前系統(tǒng)級封裝(SiP)中芯片往往并非根據(jù)封裝而定制的不匹配問題，該方法不僅適用于FPGA芯片的疊層封裝，對于其它超大規(guī)模集成電路芯片如ASIC、SoC等同樣有參考意義。

　　參考文獻：

　　[1]Rao R.Tummala, Madhavan Swaminathan, et al. Iintroduction to system-on-package(SOP) Miniaturization of the Entire System[M].McGraw-Hill Education, 2014,9-13.

　　[2]哈珀.電子封裝與互連手冊[M].北京：電子工業(yè)出版社，2009.

　　[3]CARSON F P, KIM Y C, YOON I S. 3D stacked package technology and trends [J].Proc of the IEEE, 2009, 97(1):31-38.

　　[4]E. Beyne, "3D system integration technologies," in VLSI Technology, Systems, and Applications [J], 2006 International Symposium on, 2006, 1-9.

　　[5]Leonard W. Schaper, 3D-SiP: the Latest Miniaturization Technology [J], IEEE, 2008.

　　[6]GOH K S, ZHONG Z W. Investigation of ultrasonic vibrations of wire-bonding capillaries [J]. Microelec-tronics, 2006, 37(2): 107-113.

　　[7]Package and Chip-Level EMI/EMC Structure Design, Modeling and Simulation. E. Diaz-Alvarez,J.P. Krusius[C]. 1999 Electronic Components and Technology Conference .1999.

　　[8]Lap Wai Leung et al. Stacked multi-chip package with EMI shielding[P]. US 20080067656A1

　　本文來源于《電子產(chǎn)品世界》2018年第4期第38頁，歡迎您寫論文時引用，并注明出處。